[發明專利]使表面光滑的方法

有效

• 申請號: 201711265604.9
• 申請日: 2017-12-05
• 公開（公告）號: CN108231578B
• 公開（公告）日: 2023-05-12
• 發明（設計）人: 羅蘭·芒福德
• 申請（專利權）人: SPTS科技有限公司
• 主分類號: H01L21/3065
• 分類號: H01L21/3065;H01L21/67
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 章蕾

本發明涉及使表面光滑的方法。根據本發明，提供一種使硅襯底的表面光滑的方法，該方法包括以下步驟：提供具有后側表面的硅襯底，其中硅襯底已被研磨以使后側表面具有相關粗糙度；以及使用等離子體蝕刻處理使硅襯底的后側表面光滑；其中等離子體蝕刻處理包括以下步驟：執行第一等離子體蝕刻步驟，該第一等離子體蝕刻步驟形成從后側表面豎立的多個突起；以及執行第二等離子體蝕刻步驟，該第二等離子體蝕刻步驟至少部分地蝕刻突起，以提供呈現鏡面反射的光滑后側表面。

技術領域

本發明涉及一種使硅襯底的表面光滑的方法。

背景技術

在許多半導體應用中，期望在薄的硅襯底上制造器件。對于該期望的原因包括形狀因數和性能考慮。在實踐中，通常在傳統的硅晶圓上形成器件。例如，300mm直徑的硅晶圓通常為大約765微米厚。一旦器件制造步驟完成，則使用傳統的研磨設備將晶圓研磨成最終器件厚度。去除的速率和表面光潔度可通過標準程序控制，但這兩個因素都取決于使用的磨輪和研磨劑。一旦研磨步驟完成，則對研磨的表面拋光，以滿足器件制造商的要求的規格。拋光步驟還可去除已被激進的研磨操作損壞的材料。進而，這可提高襯底和最終生產的管芯(die)的機械性能。

對于垂直堆疊的半導體管芯，晶圓被研磨以在將器件集成在三維堆疊中之前去除大部分晶圓厚度。在諸如硅通孔技術(TSV)的一些方案中，在研磨步驟中去除大部分硅之后，通過等離子體或濕式蝕刻‘通孔暴露’步驟暴露埋藏的銅TSV。

研磨處理產生對眼睛可見且還對檢查設備可見的放射狀刮擦圖案。這可導致偽缺陷檢測并因此導致產量損失。刮痕的深度小于100nm，但是對肉眼適度可見。因此，需要提高研磨晶圓的表面光潔度，以能夠隨后使用傳統光學檢查設備。對于該問題的目前的方案依賴于化學機械平面化(CMP)，以在等離子體蝕刻步驟之前去除刮痕。CMP處理是昂貴、費時的，且遭受可重復性問題。一種研究認為TSV暴露處理的成本的幾乎50％與CMP相關(http://www.3dincites.com/2016/03/cost-analysis-of-a-wet-etch-tsv-reveal-process/)。

從前述討論，可以看出，需要消除研磨硅襯底的處理中的CMP步驟。這將具有消除相關且昂貴的CMP設備和消耗品的期望效果。問題在于消除CMP步驟，同時至少獲得處理的硅襯底的可接受的光滑度。

發明內容

本發明在其實施例中的至少一些實施例中解決了上述期望和問題。

根據本發明的第一方面，提供一種使硅襯底的表面光滑的方法，該方法包括以下步驟：

提供具有后側表面的硅襯底，其中硅襯底已被研磨以使后側表面具有相關粗糙度；以及

使用等離子體蝕刻處理使硅襯底的后側表面光滑；

其中等離子體蝕刻處理包括以下步驟：

執行第一等離子體蝕刻步驟，該第一等離子體蝕刻步驟形成從后側表面豎立的多個突起；以及

執行第二等離子體蝕刻步驟，該第二等離子體蝕刻步驟至少部分地蝕刻突起，以提供呈現鏡面反射的光滑后側表面。

按照這種方式，能夠避免不期望的CMP步驟，同時至少實現可接受的結果。通常，在不執行CMP步驟的情況下執行本發明。

典型地，執行第二蝕刻步驟以基本上去除突起。

第一等離子體蝕刻步驟和第二等離子體蝕刻步驟可交替地重復。第一等離子體蝕刻步驟和第二等離子體蝕刻步驟可交替地重復任何次數，以實現期望的光潔度。

替代地，可執行單個第一等離子體蝕刻步驟和/或單個第二等離子體蝕刻步驟。

第一等離子體步驟可以是各向同性蝕刻處理。

第一等離子體蝕刻步驟可以不使用RF偏置來執行。