[發明專利]一種上電復位自關斷電路

在審

• 申請號: 201711256905.5
• 申請日: 2017-12-04
• 公開（公告）號: CN107786191A
• 公開（公告）日: 2018-03-09
• 發明（設計）人: 寧寧;王依波;張忠;張啟輝;魏雪杰
• 申請（專利權）人: 電子科技大學
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 成都點睛專利代理事務所(普通合伙)51232
• 代理人: 葛啟函

技術領域

本發明屬于集成電路領域，尤其涉及一種上電復位自關斷電路。

背景技術

上電復位電路通過檢測電源電壓的變化來控制芯片進入初始工作狀態，當電源電壓上升到正常的工作電壓前，上電復位電路將會產生一個低電平使芯片處于復位狀態；電源電壓上升到正常的工作電壓后，上電復位電路將會產生并維持一個高電平，使芯片進入正常工作狀態。

如圖1所示是一種電容和MOS管實現延遲的上電復位電路，包括PMOS管M1、NMOS管M2和電容C1、C2。該結構的優點在于上電結束后不消耗功耗，但是無法在上電緩慢的時候輸出正常的上電復位信號，并且抗干擾能力低。

圖2展示了一種常見的帶清零復位的電平觸發上電復位電路，包括比較器和RS觸發器。通過將電源的采樣電壓Vx和帶隙基準源bandgap產生的參考電壓Vref作比較，來產生上電復位信號，但是此結構也存在明顯的缺陷：需要額外的基準源產生電路，增加了電路設計的復雜性，上述電路在上電完成之后仍然需要消耗大量的靜態電流，增加了電路系統的靜態功耗。

發明內容

針對現有上電復位電路上電完成后仍會消耗大量靜態電流的問題，本發明提供一種在快速和慢速上電過程都能有效產生上電復位信號的上電復位自關斷電路，并且上電完成后靜態電流較低。

本發明的技術方案為：

一種上電復位自關斷電路，包括上電復位信號產生電路201、上電復位信號鎖存電路202和電源關斷電路203，

所述上電復位信號產生電路201產生階躍信號并傳輸給所述上電復位信號鎖存電路202，所述上電復位信號鎖存電路202將所述階躍信號鎖存并產生上電復位信號POR和電源關斷控制信號PWD，電源關斷電路203根據所述電源關斷控制信號PWD和上電復位信號POR在上電完成后關斷所述上電復位信號產生電路201；

所述上電復位信號鎖存電路202包括第四NMOS管NM4、第四PMOS管PM4、與非門NAND、電容C、D觸發器DFF1和第二反相器INV2，

與非門NAND的第一輸入端連接D觸發器DFF1的復位端并作為所述上電復位信號鎖存電路202的輸入端，其第二輸入端連接D觸發器DFF1的非Q輸出端，其輸出端連接第四NMOS管NM4的柵極；

第四PMOS管PM4的柵極作為所述上電復位信號鎖存電路202的控制端，其漏極連接第四NMOS管NM4的漏極和D觸發器DFF1的時鐘端CLK并通過電容C后接地，其源極連接D觸發器DFF1的D輸入端并連接電源電壓；

第二反相器INV2的輸入端連接D觸發器DFF1的Q輸出端并輸出上電復位信號POR，其輸出端輸出電源關斷控制信號PWD，第四NMOS管NM4的源極接地。

具體的，所述上電復位信號產生電路201包括第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第一電阻R1、第二電阻R2和第一反相器INV1，

第一PMOS管PM1的柵極連接第二PMOS管PM2的柵極和漏極、第一NMOS管NM1的漏極、第三PMOS管PM3的柵極以及所述上電復位信號鎖存電路202的控制端，其源極連接第二PMOS管PM2和第三PMOS管PM3的源極并連接電源電壓，其漏極通過第一電阻R1后接電源電壓；

第二NMOS管NM2的柵極連接第一NMOS管NM1的源極和第三NMOS管NM3的柵極并通過第二電阻R2后接地，其漏極連接第一NMOS管NM1的柵極，其源極連接第三NMOS管NM3的源極并接地；

第一反相器INV1的輸入端連接第三PMOS管PM3和第三NMOS管NM3的漏極，其輸出端作為所述上電復位信號產生電路201的輸出端連接所述上電復位信號鎖存電路202的輸入端。

具體的，所述電源關斷電路203包括第五PMOS管PM5和第六PMOS管PM6，

第五PMOS管PM5的柵極連接所述電源關斷控制信號PWD，其漏極連接所述上電復位信號產生電路201中第三PMOS管PM3的柵極，其源極連接電源電壓；

第六PMOS管PM6的柵極連接所述上電復位信號POR，其源極連接所述上電復位信號產生電路201中第一PMOS管PM1的漏極，其漏極連接所述上電復位信號產生電路201中第一NMOS管NM1的柵極。

具體的，所述第一反相器INV1為施密特反相器。