[發(fā)明專利]一種具有漸變深槽的屏蔽柵MOS結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 201711251628.9
• 申請日: 2017-12-01
• 公開（公告）號: CN107799585A
• 公開（公告）日: 2018-03-13
• 發(fā)明（設(shè)計）人: 錢振華;吳宗憲;王宇澄
• 申請（專利權(quán)）人: 蘇州鳳凰芯電子科技有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78
• 代理公司: 無錫市大為專利商標(biāo)事務(wù)所(普通合伙)32104
• 代理人: 曹祖良

技術(shù)領(lǐng)域

本發(fā)明涉及一種MOSFET器件結(jié)構(gòu)，尤其是一種具有漸變深槽的屏蔽柵MOS結(jié)構(gòu)，屬于MOSFET技術(shù)領(lǐng)域。

背景技術(shù)

金屬-氧化物半導(dǎo)體場效應(yīng)晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)是一種可以廣泛使用在模擬電路與數(shù)字電路的場效晶體管。

如圖1所示，為傳統(tǒng)Trench MOSFET器件結(jié)構(gòu)，如圖2所示，為傳統(tǒng)的屏蔽柵MOS結(jié)構(gòu)，兩種結(jié)構(gòu)的耐壓能力是表征器件性能的關(guān)鍵參數(shù)，也一直都是人們關(guān)注的重點，且傳統(tǒng)的屏蔽柵MOS結(jié)構(gòu)的屏蔽柵及屏蔽柵兩側(cè)的氧化層，均為上下一致，這樣使得漂移區(qū)存在兩個電場峰值，一個是在P型體區(qū)9和N型外延層2交界處，另一個是在溝槽4的底部，兩個電場峰值中間部分的電場會較低，這樣兩個電場峰值處在器件耐壓時極易發(fā)生擊穿，影響器件的耐壓能力。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服現(xiàn)有屏蔽柵MOSFET器件缺點的基礎(chǔ)上，提出一種性能優(yōu)良的屏蔽柵MOSFET器件結(jié)構(gòu)及其制作方法，該結(jié)構(gòu)通過設(shè)置漸變溝槽（倒梯形溝槽），使得倒梯形溝槽下部形成倒梯形屏蔽柵和包裹倒梯形屏蔽柵的厚氧化層，這樣不僅能提高器件的耐壓能力，且能降低器件的導(dǎo)通電阻，同時可減小芯片面積，節(jié)約成本。

為實現(xiàn)以上技術(shù)目的，本發(fā)明的技術(shù)方案是：一種具有漸變深槽的屏蔽柵MOS結(jié)構(gòu)，包括元胞區(qū)和終端保護區(qū)，所述元胞區(qū)位于器件的中心區(qū)，所述終端保護區(qū)環(huán)繞在所述元胞區(qū)的周圍，所述元胞區(qū)由若干個MOSFET器件單元體并聯(lián)而成，所述MOSFET器件單元體包括半導(dǎo)體基板，所述半導(dǎo)體基板包括第一導(dǎo)電類型重?fù)诫s襯底及位于第一導(dǎo)電類型重?fù)诫s襯底上的第一導(dǎo)電類型外延層，所述第一導(dǎo)電類型外延層的上表面為半導(dǎo)體基板的第一主面，第一導(dǎo)電類型重?fù)诫s襯底的下表面為半導(dǎo)體基板的第二主面，在第一導(dǎo)電類型外延層內(nèi)沿著第一主面指向第二主面的方向設(shè)有溝槽，所述溝槽兩側(cè)均設(shè)有第二導(dǎo)電類型體區(qū)，所述第二導(dǎo)電類型體區(qū)設(shè)于第一導(dǎo)電類型外延層內(nèi)，且內(nèi)部設(shè)有第一導(dǎo)電類型源極區(qū)，所述第一導(dǎo)電類型源極區(qū)位于溝槽左右兩側(cè)且鄰接，在所述溝槽和第一導(dǎo)電類型源極區(qū)上方設(shè)有絕緣介質(zhì)層，所述絕緣介質(zhì)層兩側(cè)設(shè)有源極接觸孔，所述源極接觸孔內(nèi)填充有金屬，形成源極金屬，所述源極金屬穿過源極接觸孔與第二導(dǎo)電類型體區(qū)接觸，且與第一導(dǎo)電類型源極區(qū)歐姆接觸，其特征在于，所述溝槽的形狀為倒梯形，且分為上下兩部分，上部分包括倒梯形柵極導(dǎo)電多晶硅和位于倒梯形柵極導(dǎo)電多晶硅兩側(cè)的柵氧化層，下部分包括厚氧化層及厚氧化層包裹的倒梯形屏蔽柵。

進一步地，所述厚氧化層的厚度大于柵氧化層的厚度，所述厚氧化層的厚度為3000A~10000A，柵氧化層的厚度為800A~1200A。

進一步地，倒梯形溝槽、倒梯形柵極導(dǎo)電多晶硅和倒梯形屏蔽柵中倒梯形的側(cè)壁與半導(dǎo)體基板的第二主面的夾角均為80°~90°。

進一步地，所述倒梯形柵極導(dǎo)電多晶硅和倒梯形屏蔽柵間氧化層的厚度為2000A~4000A。

進一步地，所述源極金屬和倒梯形柵極導(dǎo)電多晶硅之間通過絕緣介質(zhì)層隔開。

進一步地，倒梯形溝槽的深度為4~10um。

進一步地，對于N型MOS器件，所述第一導(dǎo)電類型為N型導(dǎo)電，所述第二導(dǎo)電類型為P型導(dǎo)電；對于P型MOS器件，所述第一導(dǎo)電類型為P型導(dǎo)電，所述第二導(dǎo)電類型為N型導(dǎo)電。

為了進一步實現(xiàn)以上技術(shù)目的，本發(fā)明還提出一種具有階梯形氧化層的屏蔽柵MOS結(jié)構(gòu)的制作方法，其特征在于，包括如下步驟：

步驟一. 提供第一導(dǎo)電類型重?fù)诫s襯底，在所述第一導(dǎo)電類型重?fù)诫s襯底上生長第一導(dǎo)電類型外延層，所述第一導(dǎo)電類型外延層的上表面為第一主面，第一導(dǎo)電類型重?fù)诫s襯底的下表面為第二主面；

步驟二. 通過圖形化掩膜層的遮擋，對第一主面進行刻蝕，在第一導(dǎo)電類型外延層內(nèi)形成溝槽，并去除掩膜層；

步驟三. 采用熱氧化或HDP工藝，在溝槽中生長氧化層，所述氧化層填滿溝槽；

步驟四. 通過圖形化光刻板的遮擋，對溝槽內(nèi)的氧化層進行刻蝕，并控制橫向和縱向刻蝕的比率，在溝槽內(nèi)形成倒梯形槽，并去除光刻板；

步驟五. 在第一主面及倒梯形槽中淀積多晶硅，并對多晶硅進行回刻，只保留倒梯形槽下部的多晶硅，形成屏蔽柵；

步驟六. 采用濕法刻蝕工藝，對溝槽內(nèi)氧化層進行刻蝕，控制刻蝕的深度，去除屏蔽柵上方的氧化層，在屏蔽柵兩側(cè)形成階梯形氧化層；