[發明專利]可變架構的sigma-delta數據轉換器

有效

• 申請號: 201711249703.8
• 申請日: 2017-12-01
• 公開（公告）號: CN108063621B
• 公開（公告）日: 2021-05-25
• 發明（設計）人: 秦嶺;楊健;周海峰
• 申請（專利權）人: 寧波芯路通訊科技有限公司
• 主分類號: H03M3/00
• 分類號: H03M3/00
• 代理公司: 杭州華鼎知識產權代理事務所(普通合伙) 33217
• 代理人: 項軍

本發明可變架構的sigma?delta數據轉換器，屬于模電數電領域，包括：用于接收輸入信號的二階sigma?delta調制器，以及與二階sigma?delta調制器連接的第一一階sigma?delta調制器、第二一階sigma?delta調制器，在每個sigma?delta調制器的輸出端均設有延遲單元，延遲單元的輸出端連接有多路選擇器，在選擇器的輸出端連接有數字抽取濾波器；在二階sigma?delta調制器中設有第一開關組，第一開關組同時與第一一階sigma?delta調制器、第二一階sigma?delta調制器的輸入端相連。通過可以配置的17個開關以及一個4選1的MUX，可以實現單環結構sigma?delta ADC和MASH結構sigma?delta ADC。當外部系統需要無條件穩定時，本發明可以配置實現MASH結構sigma?delta ADC。當外部應用系統可以滿足條件穩定時，本發明可以根據精度，功耗合理配置，滿足實際的需求。

技術領域

本發明屬于模數電路領域，特別涉及可變架構的sigma-delta數據轉換器。

背景技術

數字領域和模擬領域的信號需要通過模數轉換器(Analog to DigitalConverter，ADC)作為媒介聯系起來。sigma-delta ADC屬于過采樣型ADC。目前sigma-deltaADC的實現主要有兩種架構：

單環sigma-delta ADC和MASH(Multi-stage noise Shaping)sigma-delta ADC(也叫作cascade sigma-delta ADC)。

對于單環結構，當sigma-delta調制器階數N2時，系統是條件穩定。此時需要合理的設計調制器的各個參數，以滿足系統穩定。對于相同的采樣頻率，當調制器的階數比較低時，需要提供過采樣率達到相同的精度，導致系統的帶寬變小。對于MASH結構，由于其主要是2階以及1階積分器級聯實現，不存在穩定性問題，但是需要額外的算法做噪聲抵消邏輯。

發明內容

為了解決現有技術中存在的缺點和不足，本發明提供了用于通過多個開關的通斷組合不同數據轉換器功能的可變架構的sigma-delta數據轉換器。

為了達到上述技術目的，本發明提供了可變架構的sigma-delta數據轉換器，所述數據轉換器，包括：

用于接收輸入信號的二階sigma-delta調制器，以及與二階sigma-delta調制器連接的第一一階sigma-delta調制器、第二一階sigma-delta調制器，在每個sigma-delta調制器的輸出端均設有延遲單元，延遲單元的輸出端連接有多路選擇器，在選擇器的輸出端連接有數字抽取濾波器；

其中，在二階sigma-delta調制器中設有第一開關組，第一開關組同時與第一一階sigma-delta調制器、第二一階sigma-delta調制器的輸入端相連。

可選的，所述二階sigma-delta調制器包括：

接收輸入信號的第一加法器，第一加法器的輸出端連接有第一積分器，第一積分器的輸出端連接有第二加法器，第二加法器的輸出端連接有第二積分器，第二積分器的輸出端連接有第三加法器，第三加法器的輸出端連接有第一量化器；

在第一加法器的輸出端與第一積分器的輸入端之間設有增益函數c1，在第二加法器的輸出端與第二積分器的輸入端之間設有增益函數c₂，在第二積分器的輸出端與第三加法器的輸入端之間設有前饋系數a₂。

可選的，所述第一開關組包括：