本發明屬于集成電路領域，提供一種I3C電路設備、系統及通信方法，該I3C電路設備包括內部狀態機和控制接口電路；所述控制接口電路包括命令緩存模塊和命令解析模塊；所述命令緩存模塊用于獲取用戶端發送的控制流并按順序進行排列，當所述控制流的控制命令未被執行時，儲存所述控制命令；所述命令解析模塊用于獲取所述內部狀態機的狀態，當所述內部狀態機的狀態為可執行命令狀態時，從所述命令緩存模塊獲取所述控制命令后解析成I3C輸出命令信號，然后將所述I3C輸出命令信號輸出到所述內部狀態機；所述內部狀態機用于將所述I3C輸出命令信號發送到與其連接的I3C總線。本發明提供的I3C電路設備、系統及實現方法，可以簡化I3C控制的接口，增加通信系統的魯棒性。
技術領域
本發明屬于集成電路領域，更具體地說，是涉及一種I3C電路設備、系統及通信方法。
背景技術
知識產權核(Intellectual Property Core，簡稱IP核)，是指某一方提供的芯片設計模塊。設計人員能夠以IP核為基礎進行專用集成電路或或現場可編程邏輯門陣列(Field－Programmable Gate Array,簡稱FPGA)的邏輯設計，以縮短設計周期、提高設計質量與效率。
隨著集成電路芯片應用的日益增長，采用I2C(Inter－Integrated Circuit)協議的設備其弊端逐漸顯露，隨之移動產業處理器端口(Mobile Industry ProcessorInterface，簡稱MIPI)聯盟提出了I3C新標準規范。I3C新標準規范具有有效的減少集成電路芯片系統的物理接口、支持低功耗、高數據速率和其他已有接口協議的優點。
依據MIPI聯盟的I3C新標準規范，I3C包含了更為豐富的功能，如果采用傳統的數字電路控制接口，如傳輸時需要嚴格按照時鐘周期個數下達控制指令、傳輸數據的方法，應用時對接口的控制會很繁瑣；另一方面，如果給控制信號配置就緒(ready)信號，給數據配置有效(valid)信號，這樣雖然用戶的控制邏輯會得以簡化，但是由于I3C規范功能很豐富，會導致接口數量會很龐大，因此需要對控制接口電路進行優化，在控制接口電路盡可能簡明的情況下實現I3C的相關通信功能。
發明內容
為了解決上述技術問題，本發明提供一種I3C電路設備、系統及通信方法，不需要額外配置信號，同時不需要考慮精確的總線時序，可以降低I3C控制接口的復雜性。
本發明是這樣實現的：
本發明第一方面提供一種I3C電路設備，包括內部狀態機和控制接口電路，所述控制接口電路包括：命令緩存模塊和命令解析模塊。
所述命令緩存模塊用于獲取用戶端發送的控制流并按順序進行排列，當所述控制流的控制命令未被執行時，儲存所述控制命令。
所述命令解析模塊用于獲取所述內部狀態機的狀態，當所述內部狀態機的狀態為可執行命令狀態時，從所述命令緩存模塊獲取所述控制命令后解析成I3C輸出命令信號，然后將所述I3C輸出命令信號輸出到所述內部狀態機。
所述內部狀態機用于將所述I3C輸出命令信號發送到與其連接的I3C總線。
具體的，所述命令緩存模塊用于當所述控制命令輸出到所述內部狀態機后，清除所述控制命令。
具體的，所述I3C電路設備還包括狀態顯示模塊，所述狀態顯示模塊用于當所述I3C輸出命令信號輸出到所述內部狀態機后，獲取并顯示所述I3C輸出命令信號在所述內部狀態機的執行狀態。
與現有技術相比，本發明提供的I3C電路設備，通過控制接口電路獲取用戶端發送的控制流，根據內部狀態機的狀態將控制命令解析成I3C輸出命令信號后輸出到內部狀態機，不需要精確的時鐘控制就能實現相應的數據通信，簡化了應用時I3C接口控制的繁瑣性。
