[發明專利]基于壓應變Ge材料NMOS器件及其制備方法

在審

• 申請號: 201711243384.X
• 申請日: 2017-11-30
• 公開（公告）號: CN107919288A
• 公開（公告）日: 2018-04-17
• 發明（設計）人: 左瑜
• 申請（專利權）人: 西安科銳盛創新科技有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/165
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙)61230
• 代理人: 黃晶晶

技術領域

本發明屬半導體器件技術領域，特別涉及一種基于壓應變Ge材料NMOS器件及其制備方法。

背景技術

摩爾定律自上世紀六十年代被第一次提出，就一直影響著半導體行業，指導著集成電路的發展。半導體芯片尺寸不斷的縮小、高速化、高密度化、高集成化一直是微電子行業所追求的發展目標。然而由于近些年來，傳統Si工藝將要達到其物理極限，為了維護摩爾定律，研究開發新的技術和新的材料工藝，以便來提高溝道內載流子的遷移率已經成為當今國際上半導體行業的研究重點和熱點。

溝道內載流子的遷移率與晶體管的驅動電流相關，隨著集成電路速度的增加，必須提高其驅動電流，而提高驅動電流的關鍵就是將其溝道載流子的遷移率提高，即載流子遷移率的提高能促進半導體剛也快速有效地發展。在實際生產中，伴隨著不斷縮小的MOS器件特征尺寸，對生產規模也有了更高的要求；同時制造工藝的復雜度也在不斷地增加，要想再繼續提高溝道內載流子的遷移率，必須通過改進器件的工藝、結構或者利用新材料。

由于Ge的電子遷移率是Si的2.5倍，而應變技術能夠更加提升其遷移率的大小，所以應變Ge備受研究者們關注。應變鍺技術能夠顯著提高載流子的遷移率和器件驅動電流，并與當前微電子的主流互補金屬氧化物半導體(CMOS)器件工藝兼容。因此應變Ge作為溝道可使電子遷移率大大提高，NMOS工作速度有效提升，并且由應變Ge制備NMOS器件界面特性好，從而成為半導體器件的一個重要研究方向。應變Ge一般是在Si襯底上異質外延生長Si_1-xGe_x薄膜組成的虛襯底上制備的。然而Si_1-xGe_x晶體與襯底之間的晶格失配率隨著Ge組分的增加而增加，因此在Si襯底上直接異質外延生長高質量的高Ge組分Si_1-xGe_x材料是非常困難的。

其中，晶格失配將會使Si_1-xGe_x/Si虛襯底表面粗糙，從而影響應變Ge材料的晶體質量。目前廣泛采用的降低Si_1-xGe_x外延層位錯密度，提高晶體質量的方法是漸變緩沖層生長技術，但對于我們所要求的高Ge組分的Si_1-xGe_x來說，需要的漸變緩沖層厚度大，不利于器件的集成，并且成本較高。

因此，選用何種工藝有效降低Si_1-xGe_x外延層位錯密度，提高外延層的晶體質量，并提高NMOS器件集成度以及降低成本變的越來越重要。

發明內容

為了提高NMOS器件的性能，本發明提供了一種基于壓應變Ge材料NMOS器件及其制備方法；本發明要解決的技術問題通過以下技術方案實現：

本發明的實施例提供了一種基于壓應變Ge材料NMOS器件的制備方法，包括：。

(a)選取單晶Si襯底；

(b)在所述Si襯底表面制備Si_1-xGe_x晶化層；

(c)在所述Si_1-xGe_x晶化層表面生長P型應變Ge溝道層；

(d)在所述P型應變Ge溝道層Ge溝道層表面制備NMOS的柵極；

(e)在所述P型應變Ge溝道層Ge溝道層進行離子注入以制備NMOS源區和漏區；

(f)制備NMOS電極以完成所述壓應變Ge材料NMOS器件的制備。

在本發明的一個實施例中，步驟(b)包括：

(b1)在所述Si襯底表面淀積Si_1-xGe_x外延層；

(b2)在所述Si_1-xGe_x外延層表面淀積第一SiO₂保護層；

(b3)將包括所述Si襯底、所述Si_1-xGe_x外延層、所述第一SiO₂保護層的整個襯底材料加熱至600℃～650℃；

(b4)連續激光掃描所述整個襯底材料，所述激光掃描的參數為：激光功率密度為2.85kW/cm²，激光波長為795nm，激光光斑尺寸10mm×1mm，激光移動速度為20mm/s；

(b5)自然冷卻所述整個襯底材料；

(b6)刻蝕所述第一SiO₂保護層。