[發(fā)明專利]一種存儲(chǔ)單元及其存儲(chǔ)陣列結(jié)構(gòu)、操作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201711240646.7
• 申請(qǐng)日: 2017-11-30
• 公開（公告）號(hào): CN107967929B
• 公開（公告）日: 2020-07-17
• 發(fā)明（設(shè)計(jì)）人: 任永旭;顧明
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): G11C17/16
• 分類號(hào): G11C17/16;G11C17/18
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 智云

本發(fā)明公開了一種存儲(chǔ)單元及其存儲(chǔ)陣列結(jié)構(gòu)、操作方法，所述存儲(chǔ)單元為一種NMOS型編程選擇二極管熔斷電阻存儲(chǔ)單元，其等效為一個(gè)用作編程的二極管和熔絲電阻，通過本發(fā)明，可解決現(xiàn)有技術(shù)中EFUSE存儲(chǔ)單元版圖面積大的問題。

技術(shù)領(lǐng)域

本發(fā)明涉及一種存儲(chǔ)單元及其存儲(chǔ)陣列結(jié)構(gòu)、操作方法，特別是涉及一種EFUSE存儲(chǔ)單元及其存儲(chǔ)陣列結(jié)構(gòu)、操作方法。

背景技術(shù)

圖1為現(xiàn)有技術(shù)EFUSE存儲(chǔ)單元電路結(jié)構(gòu)圖。該電路結(jié)構(gòu)由一個(gè)EFUSE熔絲電阻R1和一個(gè)溝道寬度大的編程驅(qū)動(dòng)NMOS管NM1組成。在編程動(dòng)作方面，當(dāng)EFUSE熔絲進(jìn)行編程動(dòng)作時(shí)，EFUSE熔絲電阻R1陽極(Anode)端施加編程電壓VFS，然后與行地址對(duì)應(yīng)的字線WL為高電平時(shí)選中其中的某一行打開EFUSE編程驅(qū)動(dòng)NMOS管NM1，通過熱斷裂(thermal rupture)或者電遷移(EM)現(xiàn)象改變EFUSE熔絲電阻R1的物理結(jié)構(gòu)，由未被編程之前的低阻抗?fàn)顟B(tài)變成高阻抗?fàn)顟B(tài)，實(shí)現(xiàn)對(duì)EFUSE熔絲電阻R1的編程。

基于HL55LP工藝平臺(tái)，采用傳統(tǒng)技術(shù)，搭建了EFUSE存儲(chǔ)單元電路結(jié)構(gòu)(即一個(gè)EFUSE熔絲電阻和一個(gè)NMOS編程選擇驅(qū)動(dòng)管)，其中NMOS管子采用N12_LP管子，管子尺寸寬長比為W/L＝70u/60n，EFUSE存儲(chǔ)單元版圖如圖2所示，版圖面積為20.92um×1.54um＝32.22um²。利用現(xiàn)有技術(shù)的存儲(chǔ)單元結(jié)構(gòu)，搭建存儲(chǔ)陣列的具體實(shí)施方式，如圖3所示。

(1)當(dāng)該存儲(chǔ)陣列進(jìn)行編程動(dòng)作時(shí)，行地址譯碼電路(WL driver)通過行地址譯碼后，字線WLi(i＝0,1,……,m)信號(hào)至高電平選中其中的某一行打開編程驅(qū)動(dòng)NMOS管NMi,j，同時(shí)列譯碼編程選擇電路(BL Programming Select)電路通過譯碼后編程列選擇信號(hào)線SLj(j＝0,1,……,n)輸出低電平打開列選電路PMOS管PMj，通過編程電壓VPGM(VFS)產(chǎn)生的大電流，利用電遷移或熱斷裂機(jī)理，改變EFUSE熔絲電阻Ri,j的物理結(jié)構(gòu)，由未被編程的的低阻抗?fàn)顟B(tài)變成高阻抗?fàn)顟B(tài)，實(shí)現(xiàn)對(duì)EFUSE熔絲的編程。

(2)當(dāng)該存儲(chǔ)陣列進(jìn)行讀操作狀態(tài)時(shí)，列譯碼編程選擇電路(BL ProgrammingSelect)之輸出編程列選擇信號(hào)SL0、SL1、……、SLn全部輸出高電平從而關(guān)閉列選電路PMOS管PM0、PM1、……、PMn。在EFUSE存儲(chǔ)陣列中，選中行的字線WLi信號(hào)通過地址譯碼變?yōu)楦唠娖剑蜷_編程驅(qū)動(dòng)NMOS管NMi，在EFUSE熔絲電阻已被編程的條件下，讀取端點(diǎn)位線BLj會(huì)出現(xiàn)高阻抗?fàn)顟B(tài)，而在熔絲電阻沒有被編程的條件下，讀取端點(diǎn)位線BLj上的電壓值會(huì)等于參考接地電壓GND，列譯碼電路選中對(duì)應(yīng)列并將對(duì)應(yīng)行i(i＝0,1,……,m)和對(duì)應(yīng)列j(j＝0,1,……,n)的讀取端點(diǎn)位線BLj電壓傳輸至讀出放大器。

由于在現(xiàn)有技術(shù)中對(duì)EFUSE存儲(chǔ)單元電路結(jié)構(gòu)進(jìn)行編程操作時(shí)往往需要提供大的編程電流(6mA-10mA)才能將EFUSE熔絲結(jié)構(gòu)熔斷，這就需要一個(gè)相對(duì)比較大的編程驅(qū)動(dòng)管(NMOS管NM1)，從而也就造成了存儲(chǔ)單元版圖面積大的缺點(diǎn)。

發(fā)明內(nèi)容

為克服上述現(xiàn)有技術(shù)存在的不足，本發(fā)明之目的在于提供一種存儲(chǔ)單元及其存儲(chǔ)陣列結(jié)構(gòu)、操作方法，以用DNW(Deep N-well)里面構(gòu)建小尺寸NMOS管的P-Well中的p⁺diffusion和小尺寸NMOS管的源極的n⁺diffusion寄生形成的NMOS型編程選擇二極管取代現(xiàn)有技術(shù)中大尺寸的NMOS編程選擇驅(qū)動(dòng)管，用于解決現(xiàn)有技術(shù)中EFUSE存儲(chǔ)單元版圖面積大的問題。

為達(dá)上述及其它目的，本發(fā)明提出一種存儲(chǔ)單元，所述存儲(chǔ)單元為一種NMOS型編程選擇二極管熔斷電阻存儲(chǔ)單元，其等效為一個(gè)用作編程的二極管和EFUSE熔絲電阻。