[發明專利]半導體器件

有效

• 申請號: 201711239759.5
• 申請日: 2017-11-30
• 公開（公告）號: CN108133726B
• 公開（公告）日: 2023-06-06
• 發明（設計）人: 田中信二;藪內誠
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: G11C11/34
• 分類號: G11C11/34;G11C11/4063
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 陳偉;閆劍平

1.一種半導體器件，其特征在于，具有向由驅動信號驅動的布線的遠端部分供給升壓電壓的供給電路，

所述供給電路具有反相器電路，該反相器電路的輸入與所述布線的遠端部分直接耦合且該反相器電路的輸出與開關元件的柵極電極直接耦合，

所述開關元件由所述反相器電路的輸出信號控制，

所述開關元件將所述升壓電壓直接連接于所述布線的遠端部分，

所述供給電路、所述布線、所述反相器電路以及所述開關元件包含在存儲裝置中，

所述存儲裝置具有呈四邊形的外形，所述四邊形由第一邊、與所述第一邊相對的第二邊、在所述第一邊與所述第二邊之間延伸的第三邊和與所述第三邊相對的第四邊形成，

所述存儲裝置具有：

以沿著所述第一邊的方式配置的行選擇驅動電路以及控制電路；

以沿著所述第二邊的方式配置的升壓電位供給電路陣列、升壓電位節點布線以及升壓電路，其中，所述升壓電位供給電路陣列包括多個所述供給電路，所述升壓電位節點布線用于供給所述升壓電壓；

配置在所述行選擇驅動電路與所述升壓電位供給電路陣列之間并且包括存儲器單元的存儲器陣列；以及

配置在所述存儲器陣列與所述第四邊之間的列選擇電路以及輸入輸出控制電路，

所述列選擇電路配置在所述存儲器陣列與所述輸入輸出控制電路之間，

所述供給電路配置在所述輸入輸出控制電路與所述第二邊之間，

所述升壓電位節點布線配置在所述升壓電位供給電路陣列與所述第二邊之間，

所述布線包括字線，

所述行選擇驅動電路包括與所述字線耦合的字線驅動器，

所述開關元件是MOS開關元件，

所述反相器電路的輸出與所述MOS開關元件的柵極電極耦合，

所述升壓電路包括用于生成升壓電壓的第一電容元件，

所述MOS開關元件將經由所述升壓電位節點布線供給來的所述升壓電壓供給至所述字線。

2.如權利要求1所述的半導體器件，其特征在于，

所述字線與所述多個存儲器單元連接，

所述字線具有近端部分和所述遠端部分，

所述字線驅動器與所述字線的所述近端部分連接。

3.如權利要求1所述的半導體器件，其特征在于，

該半導體器件具有多個互補數據線對、共用數據線、設置在多個互補數據線對與共用數據線之間的多個選擇開關、和列選擇線驅動器，

所述布線包括連接有所述多個選擇開關的列選擇線，

所述列選擇線具有近端部分和所述遠端部分，

所述列選擇線驅動器與所述列選擇線的所述近端部分連接。

4.如權利要求1所述的半導體器件，其特征在于，

所述字線驅動器與所述布線的所述遠端部分耦合，

所述存儲器單元與所述布線耦合。

5.如權利要求1所述的半導體器件，其特征在于，

所述反相器電路由p型MISFET和n型MISFET構成，所述反相器電路的所述輸入與所述p型MISFET的柵極電極和所述n型MISFET的柵極電極分別耦合。

6.如權利要求5所述的半導體器件，其特征在于，

所述字線驅動器與所述布線的所述遠端部分耦合，

所述存儲器單元與所述布線耦合。