[發明專利]可做電性測試的多層電路板及其制法

有效

• 申請號: 201711236721.2
• 申請日: 2017-11-30
• 公開（公告）號: CN109413837B
• 公開（公告）日: 2021-04-13
• 發明（設計）人: 劉景寬;王招龍;張碩訓;呂育德;張金喜
• 申請（專利權）人: 景碩科技股份有限公司
• 主分類號: H05K1/02
• 分類號: H05K1/02;H05K3/46
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 王玉雙;李巖

本發明的可做電性測試的多層電路板包含金屬制的出貨載板、底層電路結構、導電止蝕層及多層電路結構。底層電路結構重疊于出貨載板上，導電止蝕層設置于底介電層上，多層電路結構重疊于底層電路結構上，多層電路結構的頂層電路經由多層電路結構的內層電路及底層電路結構的底層電路與導電止蝕層電連接，出貨載板及底層電路結構的底介電層暴露出導電止蝕層。所述多層電路板于封裝前，能先進行電性測試以得知是否可正常工作，從而降低找尋封裝后所獲得的電子元件電性不佳的原因所需耗費的成本，且可有利于劃分電子元件電性不佳的責任。

技術領域

本發明關于一種多層電路基板及其制法，尤其指一種可做電性測試的多層電路板及其制法。

背景技術

于電子產業中，電路板廠負責多層電路板的制造，封裝測試廠負責于多層電路板上進行芯片的接線與封裝及封裝完成后的電子元件的電性測試。

然而，現有技術的多層電路板于提供給封裝測試廠前，無法進行電性測試。因此若電性測試結果不佳，就需要細部檢視及分析多層電路板及其與其他部件間的連接，以找出電性不佳的問題。然而，此類電子元件的尺寸小且各部位相當精細，不但需要耗費相當多的人力及時間成本才能找出造成電性不佳的原因，還無法有效將造成電性不佳的責任歸屬理清。

發明內容

鑒于上述現有技術的缺點，本發明的目的在于提供一種可做電性測試的多層電路板及其制法，所述多層電路基板于提供給封裝測試廠進行封裝前，即可進行電性測試，從而可減少找尋電子元件電性不佳的原因所需耗費的成本，并可有效理清電子元件電性不佳的責任歸屬。

為達到前述的發明目的，本發明所采取的技術手段令該可做電性測試的多層電路板，其中包含：

出貨載板，其為金屬所制且其包含第一側及相反于該第一側的第二側；

底層電路結構，其重疊于該出貨載板的第一側上且其包含：

底介電層，其設置于該出貨載板的第一側上；以及

底層電路，其設置于該底介電層上；

導電止蝕層，其設置于該底介電層上且與該底層電路電連接；以及

多層電路結構，其重疊于該底層電路結構上且其包含：

頂層電路，其與該底層電路電連接；

頂介電層，其位于該頂層電路與該底層電路結構之間；

內介電層，其設置于該底介電層及該底層電路上；以及

內層電路，其設置于該內介電層上且與該頂介電層連接；其中，該頂層電路設于該頂介電層上，且該出貨載板及該底介電層暴露出該導電止蝕層。

由于該多層電路結構經由該底層電路結構設置于該出貨載板上，且該出貨載板暴露出該導電止蝕層，該多層電路結構的頂層電路經由該內層電路及該底層電路與該導電止蝕層電連接，故所述可做電性測試的多層電路板于出貨至封裝測試廠前或進行芯片封裝前，能先進行電性測試以得知所述可做電性測試的多層電路板是否可正常工作，從而降低找尋封裝后所獲得的電子元件電性不佳的原因所需耗費的成本，且可有利于劃分清楚電子元件電性不佳的責任。

較佳的是，該底層電路嵌設于該底介電層上，該頂層電路嵌設于該頂介電層上，且該內層電路嵌設于該內介電層上。

較佳的是，該多層電路結構包含有第一導通柱，該第一導通柱向上穿設于該頂介電層上且連接于該頂層電路與該內層電路之間，且該底層電路結構包含有第二導通柱，該第二導通柱向上穿設于該內介電層上且連接于該內層電路與該底層電路之間，該頂層電路經由該第一導通柱、該內層電路及該第二導通柱與該底層電路電連接。

較佳的是，該導電止蝕層嵌設于該底介電層上。

較佳的是，該導電止蝕層包含金、鎳、錫、鐵或鈦。