[發(fā)明專利]一種虛擬時鐘同步的高效高覆蓋率SoC驗證平臺

有效

• 申請?zhí)枺?/td>: 201711234558.6
• 申請日: 2017-11-30
• 公開（公告）號: CN108038283B
• 公開（公告）日: 2021-06-08
• 發(fā)明（設(shè)計）人: 張世遠(yuǎn);陳雷;于立新;莊偉;彭和平;倪瑋琳;秦智勇
• 申請（專利權(quán)）人: 北京時代民芯科技有限公司;北京微電子技術(shù)研究所
• 主分類號: G06F30/398
• 分類號: G06F30/398
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 徐輝

1.一種虛擬時鐘同步的SoC驗證平臺，其特征在于：包括雙時鐘模塊、待驗證模塊、參考模型模塊、監(jiān)視模塊、結(jié)果對比模塊和控制模塊；

雙時鐘模塊生成監(jiān)控時鐘和系統(tǒng)時鐘；

參考模型模塊接收來自控制模塊的隨機指令信號并執(zhí)行，每執(zhí)行一條隨機指令就產(chǎn)生相應(yīng)的指令參考進(jìn)度信號和相應(yīng)的指令參考結(jié)果信號，將指令參考進(jìn)度信號傳遞給監(jiān)視模塊；接收來自控制模塊的結(jié)果請求信號，將指令參考結(jié)果信號傳輸給結(jié)果對比模塊；

待驗證模塊，根據(jù)系統(tǒng)時鐘生成內(nèi)核時鐘，作為時鐘信號并傳遞給控制模塊；待驗證模塊接收來自控制模塊的隨機指令信號并執(zhí)行，產(chǎn)生指令執(zhí)行進(jìn)度信號、指令執(zhí)行控制信號和指令執(zhí)行結(jié)果信號，把指令執(zhí)行進(jìn)度信號和指令執(zhí)行控制信號傳遞給監(jiān)視模塊，指令執(zhí)行結(jié)果信號發(fā)送給結(jié)果對比模塊；

結(jié)果對比模塊將指令執(zhí)行結(jié)果信號和指令參考結(jié)果信號的數(shù)值進(jìn)行逐一對比，如果數(shù)值不相等則把結(jié)果對比錯誤信號發(fā)送給控制模塊；

監(jiān)視模塊：將監(jiān)控時鐘作為時鐘信號；接收來自待驗證模塊的指令執(zhí)行控制信號，監(jiān)視模塊每周期根據(jù)指令執(zhí)行控制信號判斷是否發(fā)生仿真異常，當(dāng)發(fā)生仿真異常時，產(chǎn)生仿真異常信號，并傳遞給控制模塊；接收來自待驗證模塊的指令執(zhí)行進(jìn)度信號和來自參考模型模塊的指令參考進(jìn)度信號，每周期進(jìn)行一次判斷，如果指令執(zhí)行進(jìn)度信號的數(shù)值和指令參考進(jìn)度信號數(shù)值一致，則把進(jìn)度一致指令發(fā)送信號傳遞給控制模塊；

控制模塊：將內(nèi)核時鐘信號作為時鐘信號，每收到一條進(jìn)度一致指令后生成一條隨機指令信號，并發(fā)送給待驗證模塊和參考模型模塊；當(dāng)接收來自結(jié)果對比模塊的結(jié)果對比錯誤信號時，終止仿真進(jìn)程；接收到仿真異常信號后重新開始仿真進(jìn)程。

2.如權(quán)利要求1所述的虛擬時鐘同步的SoC驗證平臺，其特征在于，還包括初始化模塊，接收來自控制模塊的初始化啟動信號后，對待驗證模塊和參考模型模塊進(jìn)行初始化；

監(jiān)視模塊上電后，啟動時刻認(rèn)為待驗證模塊和參考模塊的指令執(zhí)行進(jìn)度一致，把進(jìn)度一致指令發(fā)送信號傳遞給控制模塊；

控制模塊第一次收到進(jìn)度一致指令時，向初始化模塊發(fā)送初始化啟動信號，直到初始化程序發(fā)送完畢后，停止向初始化模塊發(fā)送初始化啟動信號。

3.根據(jù)權(quán)利要求1所述的虛擬時鐘同步的SoC驗證平臺，其特征在于：

所述監(jiān)控時鐘根據(jù)錄入監(jiān)控時鐘周期配置參數(shù)生成；所述系統(tǒng)時鐘根據(jù)系統(tǒng)時鐘周期配置參數(shù)生成。

4.根據(jù)權(quán)利要求3所述的虛擬時鐘同步的SoC驗證平臺，其特征在于：

內(nèi)核時鐘信號周期為監(jiān)控時鐘信號的周期的大于1的整數(shù)倍。

5.根據(jù)權(quán)利要求1或2所述的虛擬時鐘同步的SoC驗證平臺，其特征在于：所述的參考模型模塊使用指令精確的模型；所述待驗證模塊使用周期精確的模型。

6.根據(jù)權(quán)利要求5所述的虛擬時鐘同步的SoC驗證平臺，其特征在于：所述的參考模型模塊使用SystemC語言模型；所述待驗證模塊使用硬件語言描述模型。

7.根據(jù)權(quán)利要求1或2所述的虛擬時鐘同步的SoC驗證平臺，其特征在于：所述指令參考進(jìn)度信號為能夠代表指令在參考模型中執(zhí)行進(jìn)度的信號；指令執(zhí)行進(jìn)度信號為能夠代表指令在待驗證模塊中執(zhí)行進(jìn)度的信號。

8.根據(jù)權(quán)利要求7所述的虛擬時鐘同步的SoC驗證平臺，其特征在于：

參考模型模塊使用SystemC語言模型時，指令參考進(jìn)度信號選取當(dāng)前已執(zhí)行完畢的指令的程序計數(shù)值；

所述待驗證模塊使用SoC中微處理器的流水線模型為取址、譯碼、執(zhí)行、存儲和寫回的五級流水線模型，指令執(zhí)行進(jìn)度信號選取正處于流水線譯碼階段的指令的程序計數(shù)值。

9.根據(jù)權(quán)利要求1或2所述的虛擬時鐘同步的SoC驗證平臺，其特征在于：

指令參考結(jié)果信號和指令執(zhí)行結(jié)果信號是相同類型的能夠代表指令在參考模型和待驗證模型中執(zhí)行完畢后的結(jié)果的信號。