[發明專利]三維半導體存儲器件

在審

• 申請號: 201711234274.7
• 申請日: 2017-11-29
• 公開（公告）號: CN108122925A
• 公開（公告）日: 2018-06-05
• 發明（設計）人: 崔茂林;李奉镕;林濬熙
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11582
• 分類號: H01L27/11582;H01L27/1157
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 范心田

公開了一種三維半導體存儲器件。該三維半導體存儲器件包括：公共源極區域、在公共源極區域之間的電極結構、穿透電極結構的第一溝道結構以及在第一溝道結構之間并穿透電極結構的第二溝道結構。所述電極結構包括垂直堆疊在襯底上的電極。所述第一溝道結構包括第一半導體圖案和第一垂直絕緣層。所述第二溝道結構包括圍繞第二半導體圖案的第二垂直絕緣層。所述第二垂直絕緣層的底面低于第一垂直絕緣層的底面。

相關申請的交叉引用

本申請要求2016年11月29日提交的題為“三維半導體存儲器件”的韓國專利申請No.10-2016-0160747的優先權，其全部內容通過引用合并于此。

技術領域

本文描述的一個或多個實施例涉及一種三維半導體存儲器件。

背景技術

為了滿足性能和成本要求，正嘗試增加半導體器件的集成度。二維(或平面)半導體器件的集成度主要基于其單位存儲單元所占據的面積。因此，這種器件中精細圖案的尺寸是一因素。然而，需要非常昂貴加工設備來產生精細圖案。近來，已經提出了具有三維布置的存儲單元的半導體存儲器件。

發明內容

根據一個或多個實施例，三維半導體存儲器件包括：公共源極區域，在襯底中彼此間隔開并沿第一方向延伸；電極結構，位于彼此相鄰的公共源極區域之間并沿第一方向延伸，所述電極結構包括垂直堆疊在所述襯底上的電極；第一溝道結構，穿透所述電極結構并包括第一半導體圖案和第一垂直絕緣層；以及第二溝道結構，位于彼此相鄰的第一溝道結構之間并穿透所述電極結構，所述第二溝道結構包括第二半導體圖案和第二垂直絕緣層，其中所述第二垂直絕緣層圍繞所述第二半導體圖案并在所述襯底和所述第二半導體圖案的底面之間延伸，且其中所述第二垂直絕緣層的底面低于所述第一垂直絕緣層的底面。

根據一個或多個其他實施例，三維半導體存儲器件包括：第一雜質層，在第一方向上延伸并彼此間隔開，所述第一雜質層包括第一雜質；第二雜質層，沿第一方向在彼此相鄰的第一雜質層之間延伸，第二雜質層包括與第一雜質不同的第二雜質；電極結構，位于彼此相鄰的第一雜質層之間并覆蓋所述第二雜質層，所述電極結構包括垂直堆疊在襯底上的多個電極；第一溝道結構，位于第一雜質層之間的襯底上，并穿透所述電極結構；以及第二溝道結構，位于第二雜質層上并穿透所述電極結構。

根據一個或多個其他實施例，提供了一種三維半導體存儲器件，包括：公共源極區域，在襯底中彼此間隔開并沿第一方向延伸；電極結構，位于襯底上彼此相鄰的公共源極區域之間，并包括垂直堆疊在襯底上的電極；第一溝道結構，穿透所述電極結構并與所述襯底電連接；以及第二溝道結構，位于彼此相鄰的第一溝道結構之間，并穿透所述電極結構且與所述襯底電分離。

根據一個或多個其他實施例，三維半導體存儲器件包括：公共源極區域；垂直堆疊電極，位于所述公共源極區域之間；第一溝道結構，與垂直堆疊的電極相鄰，第一溝道結構中的每一個包括第一半導體圖案和第一垂直絕緣層；以及第二溝道結構，位于第一溝道結構的相鄰第一溝道結構之間，第二溝道結構中的每一個包括圍繞第二半導體圖案的第二垂直絕緣層，所述第二垂直絕緣層的底面低于第一垂直絕緣層的底面。

附圖說明

通過參考附圖詳細描述示例性實施例，特征對于本領域技術人員將變得顯而易見，在附圖中：

圖1示出了三維半導體存儲器件的實施例；

圖2示出了三維半導體存儲器件的單元陣列的實施例的平面圖；

圖3和4示出了沿圖2中的截面線I-I′和II-II′的視圖；

圖5A至5D示出了圖3的截面A的放大視圖實施例；

圖6至17示出了用于制造三維半導體存儲器件的方法的實施例中的階段，其中，圖10、12和14分別是圖9、11和13中的截面B的放大視圖實施例。