[發明專利]一種Pipeline SAR-ADC電路結構

有效

• 申請號: 201711225630.9
• 申請日: 2017-11-29
• 公開（公告）號: CN108075778B
• 公開（公告）日: 2023-10-27
• 發明（設計）人: 李榮寬;周駿;沈泓翔
• 申請（專利權）人: 四川知微傳感技術有限公司
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 成都行之專利代理有限公司 51220
• 代理人: 王記明

1.一種Pipeline SAR-ADC電路結構，其特征在于，包括前級采樣比較電路、后級采樣比較電路、數字邏輯控制模塊及寄存器模塊，所述前級采樣比較電路包括第一比較器(CMP1)、第一開關(S1)、第二開關(S2)、m條前級正端比較支路及m條前級負端比較支路，所述第一開關(S1)一端用于輸入差分電壓，其另一端與第一比較器(CMP1)同相輸入端連接；所述第二開關(S2)一端用于輸入差分電壓，其另一端與第一比較器(CMP1)反相輸入端連接；

所述后級采樣比較電路包括第二比較器(CMP2)、第三開關(S3)、第四開關(S4)、n條后級正端比較支路及n條后級負端比較支路，所述第三開關(S3)一端連接于第一比較器(CMP1)同相輸入端與第一開關(S1)之間的線路上，用于輸入差分式殘差電壓，其另一端與第二比較器(CMP2)同相輸入端連接；所述第四開關(S4)一端連接于第一比較器(CMP1)反相輸入端與第二開關(S2)之間的線路上，用于輸入差分式殘差電壓，其另一端與第二比較器(CMP2)反相輸入端連接；

所述第一比較器(CMP1)的輸出端連接數字邏輯控制模塊的前m位輸入接口，所述第二比較器(CMP2)的輸出端連接數字邏輯控制模塊的后n位輸入接口；所述寄存器模塊的數量為兩個，一個寄存器模塊的輸入接口與數字邏輯控制模塊的前m位數字接口連接，另一個寄存器模塊的輸入接口與數字邏輯控制模塊的后n位數字接口連接；其中，m和n均為大于或等于1的正整數；

所述前級正端比較支路、前級負端比較支路、后級正端比較支路及后級負端比較支路均包括一個電容及與該電容同一端連接的三個開關，三個所述的開關相對連接電容端的另一端分別用于輸入高參考電壓、低參考電壓、高低參考電壓的共模電壓；m條所述的前級正端比較支路中電容相對連接開關端的另一端連接于第一比較器(CMP1)同相輸入端，m條所述的前級負端比較支路中電容相對連接開關端的另一端連接于第一比較器(CMP1)反相輸入端，n條所述的后級正端比較支路中電容相對連接開關端的另一端連接于第二比較器(CMP2)同相輸入端，n條所述的后級負端比較支路中電容相對連接開關端的另一端連接于第二比較器(CMP2)反相輸入端。

2.根據權利要求1所述的一種Pipeline SAR-ADC電路結構，其特征在于，所述后級采樣比較電路還包括電壓放大電路，所述電壓放大電路設有兩個輸入端和兩個輸出端，其一個輸入端連接于第一比較器(CMP1)同相輸入端與第一開關(S1)之間的線路上，另一個輸入端連接于第一比較器(CMP1)反相輸入端與第二開關(S2)之間的線路上；所述第三開關(S3)和第四開關(S4)兩者相對連接第二比較器(CMP2)端的另一端與電壓放大電路的兩個輸出端一一對應連接。