[發明專利]跨時鐘域異步數據的同步濾波器和方法

有效

• 申請號: 201711223930.3
• 申請日: 2017-11-29
• 公開（公告）號: CN107911102B
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 陳遠生;王乾剛;劉輝;姚銀琪
• 申請（專利權）人: 長園深瑞繼保自動化有限公司
• 主分類號: H03K5/13
• 分類號: H03K5/13
• 代理公司: 深圳市中知專利商標代理有限公司 44101
• 代理人: 孫皓;林虹

一種跨時鐘域異步數據的同步濾波器和方法，其中，同步濾波器包括同步化處理單元(30)、組合邏輯單元(31)、輸出采樣單元(32)；同步化處理單元(30)，對時鐘域1的數據信號進行同步化處理，得到時鐘域2的數據信號；組合邏輯單元(31)，對所述時鐘域2的數據信號進行組合邏輯處理，得到組合邏輯處理結果；輸出采樣單元(32)，對所述組合邏輯處理結果和所述時鐘域2的數據信號進行采樣，輸出時鐘域2的數據信號。本發明有效降低了數據信號從時鐘域1傳遞至時鐘域2時，信號出現亞穩態的概率，解決了因亞穩態導致后級電路出現邏輯混亂的問題，極大提高了電路的穩定性。

技術領域

本發明涉及嵌入式系統硬件設計，特別是涉及一種跨時鐘域異步數據的同步電路和方法。

背景技術

在專用集成電路(ASIC，Application Specific Integrated Circuit)和現場可編程門陣列(FPGA，Field Programmable Gate Array)的邏輯設計中，往往會有多個時鐘域之間的信號需要交互，跨時鐘域異步信號的交互處理是否合理，即跨時鐘域異步信號是否能夠被穩定采樣，是硬件電路設計是否可靠的關鍵因素之一。

目前有一種跨時鐘域異步數據的處理方法，請參照圖1，第一時鐘域的脈沖信號Pulse_i需要傳輸到第二時鐘域。在第一時鐘域，使用時鐘信號CLK1由脈沖保持寄存器10和取反邏輯11生成脈沖信號Pulse_n,；在第二時鐘域，使用時鐘信號CLK2，由同步電路12，經過兩級寄存器120、121去亞穩態后將第二級寄存器的信號Q2再輸出到寄存器13，并取寄存器121和寄存器13的輸出值做異或，從而實現第一時鐘域的脈沖信號到第二時鐘域的脈沖信號的轉換；當第一時鐘域再來一個脈沖信號時，則上次保持脈沖的信號被取反，而后進入第二時鐘域，第二時鐘域的電路不變，實現脈沖信號的傳遞。

圖2為采用現有技術跨時鐘域異步數據處理方法的數據信號波形圖。從圖2中可以看出，只要輸入到脈沖保持寄存器的數據高有效，脈沖保持寄存器輸出的結果就會變化。而且，脈沖保持寄存器只能接收單比特數據位寬的數據，對于多位數據位寬的異步信號，目前的跨時鐘域異步數據的處理方法并不適用。

現有技術的缺點為：只能對單脈沖的跨時鐘域異步信號做同步處理，對于多脈沖的跨時鐘域異步信號不適用；只能對單比特的跨時鐘域異步信號做同步處理，對于數據總線型的多比特跨時鐘域異步數據不適用。

發明內容

本發明的目的在于提供一種跨時鐘域異步數據的同步濾波器，以避免跨時終域的異步數據產生亞穩態，以及毛刺對邏輯電路的影響。

本發明的另一目的在于提供一種跨時鐘域異步數據的同步濾波方法，以避免跨時終域的異步數據產生亞穩態，以及毛刺對邏輯電路的影響。

本發明的目的可以這樣實現，設計一種跨時鐘域異步數據的同步濾波器，包括同步化處理單元、組合邏輯單元、輸出采樣單元；

同步化處理單元，對第一時鐘域的數據信號進行同步化處理，得到第二時鐘域的數據信號；

組合邏輯單元，對第二時鐘域的數據信號進行組合邏輯處理，得到組合邏輯處理結果；

輸出采樣單元，對所述組合邏輯處理結果和所述第二時鐘域的數據信號進行采樣，輸出第二時鐘域的數據信號。

進一步地，同步化處理單元包括一級采樣單元、二級采樣單元、三級采樣單元；

一級采樣單元，對第一時鐘域的數據信號進行采樣，使數據信號的亞穩態衰減，得到屬于第二時鐘域的數據信號；

二級采樣單元，對一級采樣單元輸出的數據信號進行采樣，使數據信號的亞穩態再次衰減，得到屬于第二時鐘域的數據信號；

三級采樣單元，對二級采樣單元輸出的數據信號進行采樣，使得數據信號的亞穩態再次衰減，得到屬于第二時鐘域的數據信號。