[發(fā)明專利]半導(dǎo)體封裝結(jié)構(gòu)及其形成方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201711221364.2
• 申請(qǐng)日: 2017-11-29
• 公開（公告）號(hào): CN109411367A
• 公開（公告）日: 2019-03-01
• 發(fā)明（設(shè)計(jì)）人: 徐宏欣;林南君;張簡(jiǎn)上煜
• 申請(qǐng)（專利權(quán)）人: 力成科技股份有限公司
• 主分類號(hào): H01L21/56
• 分類號(hào): H01L21/56;H01L21/60;H01L23/31;H01L23/538
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 賈磊;王濤

本發(fā)明提供了一種半導(dǎo)體封裝結(jié)構(gòu)及其形成方法，該半導(dǎo)體封裝結(jié)構(gòu)包含一封塑層，一芯片模組，至少一輔助導(dǎo)電模塊及一重布層。該芯片模組是包覆于該封塑層內(nèi)，該芯片模組包含一芯片。該至少一輔助導(dǎo)電模塊中，每一輔助導(dǎo)電模塊包含多個(gè)輔助導(dǎo)電凸塊及一模封層，該模封層用以包覆該多個(gè)輔助導(dǎo)電凸塊。該重布層設(shè)置于該封塑層上，該重布層用以電連接該芯片模組的該芯片及該至少一輔助導(dǎo)電模塊。本發(fā)明通過輔助導(dǎo)電模塊可以降低工藝難度并改善良率。

技術(shù)領(lǐng)域

本發(fā)明是關(guān)于一種封裝方法，尤指一種半導(dǎo)體封裝結(jié)構(gòu)及其形成方法。

背景技術(shù)

扇出型(fan-out)芯片具有一連接結(jié)構(gòu)，可連接于小接腳間距芯片至大接腳間距基板之間。該連接結(jié)構(gòu)的功能類似于硅穿孔(TSV)中介載板，且制造扇出型芯片的成本低于使用硅穿孔中介載板。當(dāng)制造高腳數(shù)的復(fù)雜芯片時(shí)，封裝集成實(shí)為不易。若采用硅穿孔中介載板，成本可能過高，若使用高密度基板，成本也不易控制。

圖1是現(xiàn)有技術(shù)的扇出型封裝結(jié)構(gòu)100的示意圖。扇出型封裝結(jié)構(gòu)100包含芯片110c、基板120及模封層110m。芯片110c包含多個(gè)介面11101至11104?；?20包含第一面120a，第二面120b，形成于第一面120a的第一介面11201至11204，形成于第二面120b的第二介面11201’至11204’。第一介面11201至11204是連接于芯片110c的介面11101至11104，且第一介面11201至11204是對(duì)應(yīng)于第二介面11201’至11204’。

第二介面11201’至11204’的相鄰兩介面的間距L，是大于第一介面11201至11204的相鄰兩介面的間距。因此，舉例而言，若芯片110c是扇出型芯片且具有高腳數(shù)時(shí)，其扇出型結(jié)構(gòu)能增大間距，以改善良率。但本領(lǐng)域仍須具有成本競(jìng)爭(zhēng)力，且可支援嵌入兩個(gè)或更多個(gè)芯片的封裝結(jié)構(gòu)。

發(fā)明內(nèi)容

本發(fā)明提供一種半導(dǎo)體封裝結(jié)構(gòu)及其形成方法，以改善良率。

本發(fā)明實(shí)施例提供一種半導(dǎo)體封裝結(jié)構(gòu)，包含一封塑層，一芯片模組，至少一輔助導(dǎo)電模塊及一重布層。該芯片模組用以包覆于該封塑層內(nèi)，該芯片模組包含一芯片。該至少一輔助導(dǎo)電模塊中，每一輔助導(dǎo)電模塊包含多個(gè)輔助導(dǎo)電凸塊及一模封層，該模封層用以包覆該多個(gè)輔助導(dǎo)電凸塊。該重布層設(shè)置于該封塑層上，該重布層用以電連接該芯片模組的該芯片及該至少一輔助導(dǎo)電模塊。

本發(fā)明實(shí)施例提供一種形成半導(dǎo)體封裝結(jié)構(gòu)的方法，包含提供一載板；于該載板上設(shè)置一芯片模組，該芯片模組包含一芯片；于該載板上形成至少一輔助導(dǎo)電模塊，每一輔助導(dǎo)電模塊包含多個(gè)輔助導(dǎo)電凸塊及一模封層，該每一輔助導(dǎo)電模塊的該模封層是用以包覆該多個(gè)輔助導(dǎo)電凸塊；于該載板上形成一封塑層，該封塑層用以包覆該芯片模組及該至少一輔助導(dǎo)電模塊；于該封塑層上形成一重布層，該重布層是用以電連接該芯片模組的該芯片及該至少一輔助導(dǎo)電模塊；及移除該載板。

本發(fā)明由于輔助導(dǎo)電模塊數(shù)量可彈性調(diào)整，且輔助導(dǎo)電模塊的導(dǎo)電層可隨需求被設(shè)計(jì)及圖案化，故設(shè)計(jì)彈性得以提升。藉由預(yù)先制造的輔助導(dǎo)電模塊，封裝結(jié)構(gòu)的設(shè)計(jì)及制造復(fù)雜度皆可下降，可防止高凸塊崩倒導(dǎo)致的良率損失。由于導(dǎo)電模塊預(yù)先制造之后，可執(zhí)行目視或電性等測(cè)試，將有瑕疵的導(dǎo)電模塊先剔除，故封裝良率可改善，藉由將測(cè)試后品質(zhì)良好的導(dǎo)電模塊用于后續(xù)的封裝制造工藝，可提高整體良率。藉使用輔助導(dǎo)電模塊，可降低成本及制造工藝難度。

附圖說明

圖1是現(xiàn)有技術(shù)的扇出型封裝結(jié)構(gòu)的示意圖。

圖2至圖13是本發(fā)明實(shí)施例中，制造多個(gè)芯片模組的制造工藝圖。

圖14至圖21是本發(fā)明實(shí)施例中，制造多個(gè)輔助導(dǎo)電模塊的制造工藝圖。

圖22至圖27是本發(fā)明實(shí)施例中，制造多個(gè)半導(dǎo)體封裝的制造工藝圖。

圖28是本發(fā)明實(shí)施例中，封裝結(jié)構(gòu)的示意圖。