[發明專利]FDSOI工藝中淺溝槽隔離結構的形成方法

有效

• 申請號: 201711220855.5
• 申請日: 2017-11-29
• 公開（公告）號: CN108039337B
• 公開（公告）日: 2020-08-28
• 發明（設計）人: 袁曉龍
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種FDSOI工藝中淺溝槽隔離結構的形成方法，包括步驟：步驟一、提供FDSOI襯底結構，在頂層硅表面形成襯墊氧化層和第一氮化硅層；步驟二、光刻定義出淺溝槽的形成區域，將淺溝槽的形成區域的硬掩模層打開并以硬掩模層為掩模依次對頂層硅、埋氧層和體硅層進行刻蝕形成淺溝槽；步驟三、進行預清洗，控制預清洗中的HF溶液的稀釋度和HF溶液的清洗時間減少淺溝槽邊緣處的頂層硅的突出量；步驟四、采用原子層沉積工藝進行線性氧化層的生長；步驟五、采用HARP工藝對淺溝槽的進行氧化層填充。本發明能減少線性氧化層生長過程中對頂層硅的消耗量，從而能提升器件的電學性能并使器件的電學性能達到要求值。

技術領域

本發明涉及一種半導體集成電路制造方法，特別涉及一種全耗盡型絕緣體上硅(Fully Depleted Silicon On Insulator,FDSOI)工藝中淺溝槽隔離的制造方法。

背景技術

為滿足集成電路制造中半導體器件尺寸按比例不斷縮小的要求，除了采用三維立體結構，平面型FDSOI提供了另一種有效的技術解決方案?；贔DSOI工藝的典型特點是其使用的晶圓具有一層埋氧化硅(buried oxide,BOX)和一層超薄絕緣體上硅,在本申請中，晶圓通常由硅襯低組成，將硅襯底稱為體硅，埋氧化硅層形成與體硅的表面，在埋氧化硅層表面形成的超薄硅即SOI稱為頂層硅。在FDSOI中的超薄的頂層硅中形成超薄晶體管能很好地控制短溝道效應，進而可以降低供電電壓；由于埋氧化硅層的存在，可以通過改變體偏壓(body bias)進行閾值電壓的調制；另外，基于FDSOI工藝可以直接沿用體CMOS的設計架構。

通常在22nm及以下FDSOI工藝制程中，最小有源區(AA)寬度在80nm左右，有源區的頂層硅的厚度為6nm左右。此時由此可知，有源區的頂層硅的寬度為80nm而厚度僅為6nm，具有寬度短且厚度超薄的特征。AA區域的頂層硅的損耗會極大地影響形成器件的電學性能。在傳統28nm工藝節點，淺溝道隔離也即淺溝槽隔離(STI)形成過程中，在形成淺溝道的線性氧化過程(Liner Oxidation)之前會進行預清洗處理，預清洗通常采用濕法處理。濕法處理時稀氫氟酸(HF)會造成襯墊氧化層(pad oxide)和BOX的過度損耗，此時AA區域邊緣的頂層硅會暴露出來。在預清洗處理完之后再進行后續Liner Oxidation的生長，現有技術中通常采用現場水汽生成(In-Situ Steam Generation，ISSG)等高溫氧化技術來LinerOxidation，暴露的頂層硅會在形成Liner Oxidation的過程中一起被氧化，造成AA區域邊緣的頂層硅的損耗；其中ISSG通常也翻譯成原位水汽生成或原位蒸汽生成等。在極小的器件尺度下，由于有源區的寬度和厚度的尺寸本來就很小，AA區域邊緣的頂層硅的損耗的量的尺寸相對于有源區的寬度和厚度來說不可忽略，故會對器件電性造成很大不利影響。

發明內容

本發明所要解決的技術問題是提供一種FDSOI工藝中淺溝槽隔離結構的形成方法，能減少有源區邊緣的頂層硅的損耗量，提高器件的電學性能。

為解決上述技術問題，本發明提供的FDSOI工藝中淺溝槽隔離結構的形成方法包括如下步驟：

步驟一、提供一FDSOI襯底結構，所述FDSOI襯底包括體硅層，埋氧層和頂層硅，所述埋氧層形成于所述體硅層表面，所述頂層硅形成于所述埋氧層表面；在所述頂層硅表面形成由襯墊氧化層和第一氮化硅層疊加而成的硬掩模層。

步驟二、光刻定義出淺溝槽的形成區域，所述淺溝槽之外的區域為有源區；將所述淺溝槽的形成區域的所述第一氮化硅層和所述襯墊氧化層打開，以打開后的所述硬掩模層為掩模依次對所述頂層硅、所述埋氧層和所述體硅層進行刻蝕形成所述淺溝槽。

步驟三、進行形成線性氧化層之前的預清洗，所述預清洗中包括采用HF溶液去除所述淺溝槽表面的氧化膜的工藝，控制所述HF溶液的稀釋度和所述HF溶液的清洗時間使得在保證去除所述淺溝槽表面的氧化膜的條件下減少對所述襯墊氧化層和所述埋氧化層的消耗量，從而減少所述淺溝槽邊緣處的所述頂層硅的突出量。