[發(fā)明專利]半導(dǎo)體裝置的形成方法

有效

• 申請?zhí)枺?/td>: 201711219755.0
• 申請日: 2017-11-29
• 公開（公告）號: CN109427545B
• 公開（公告）日: 2021-02-19
• 發(fā)明（設(shè)計(jì)）人: 鍾澤良;黃騎德;孫旭昌;陳科維
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/04;H01L21/28
• 代理公司: 隆天知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 馮志云;張福根

在一實(shí)施例中，一方法包含在半導(dǎo)體鰭上形成柵極堆疊，柵極堆疊具有多個(gè)柵極間隙壁沿柵極堆疊的相對側(cè)延伸；形成與柵極堆疊相鄰的源極/漏極區(qū)；將柵極堆疊凹陷以在這些柵極間隙壁之間形成第一凹口；在第一凹口中的柵極堆疊上方沉積介電層；在第一凹口中的介電層和柵極堆疊上方形成第一金屬掩模；回蝕刻介電層和柵極間隙壁以在第一金屬掩模下方形成介電掩模；在第一金屬掩模上方和相鄰柵極堆疊沉積導(dǎo)電材料；以及平坦化導(dǎo)電材料以形成接點(diǎn)電性連接至源極/漏極區(qū)，接點(diǎn)的頂表面與介電掩模的頂表面齊平。

技術(shù)領(lǐng)域

本公開實(shí)施例涉及半導(dǎo)體技術(shù)，且具體涉及具有鰭式場效晶體管(Fin Field-Effect Transistor，F(xiàn)inFET)的半導(dǎo)體裝置的形成方法。

背景技術(shù)

半導(dǎo)體裝置使用于各種電子應(yīng)用中，舉例來說，例如個(gè)人電腦、手機(jī)、數(shù)碼相機(jī)以及其他電子設(shè)備。半導(dǎo)體裝置的制造一般通過在半導(dǎo)體基底上依序地沉積絕緣層或介電層、導(dǎo)電層和半導(dǎo)體層的材料，并使用光刻工藝將各種材料層圖案化，以形成電路組件和元件于其上。

半導(dǎo)體工業(yè)通過持續(xù)降低最小部件(feature)的尺寸，持續(xù)改善各種電子組件(例如晶體管、二極管、電阻、電容等等)的集成密度，使得更多的組件集成于既定面積中。然而，當(dāng)降低最小部件的尺寸，出現(xiàn)了應(yīng)解決的附加問題。

發(fā)明內(nèi)容

在一些實(shí)施例中，提供一種半導(dǎo)體裝置的形成方法，此方法包含在半導(dǎo)體鰭上形成柵極堆疊，柵極堆疊具有多個(gè)柵極間隙壁沿柵極堆疊的相對側(cè)延伸；形成與柵極堆疊相鄰的源極/漏極區(qū)；將柵極堆疊凹陷以在這些柵極間隙壁之間形成第一凹口；在第一凹口中的柵極堆疊上方沉積介電層；在第一凹口中的介電層和柵極堆疊上方形成第一金屬掩模；回蝕刻介電層和柵極間隙壁以在第一金屬掩模下方形成介電掩模；在第一金屬掩模上方和相鄰柵極堆疊沉積導(dǎo)電材料；以及平坦化導(dǎo)電材料以形成接點(diǎn)電性連接至源極/漏極區(qū)，接點(diǎn)的頂表面與介電掩模的頂表面齊平。

在一些其他實(shí)施例中，提供一種半導(dǎo)體裝置的形成方法，此方法包含在半導(dǎo)體鰭上形成柵極堆疊，柵極堆疊具有多個(gè)柵極間隙壁沿柵極堆疊的相對側(cè)延伸；沿柵極間隙壁的側(cè)邊沉積層間介電質(zhì)；將柵極堆疊凹陷以在這些柵極間隙壁之間形成第一凹口；在第一凹口的第一部分中的柵極堆疊上方沉積介電層；在第一凹口的第二部分中的介電層上方沉積第一金屬層；平坦化第一金屬層直到第一金屬掩模余留在第一凹口中，第一金屬掩模的頂表面與介電層的頂表面齊平；回蝕刻介電層直到介電掩模余留在柵極堆疊上方和第一金屬掩模下方；蝕刻出第一開口通過層間介電質(zhì)；以導(dǎo)電材料填充第一開口；以及平坦化導(dǎo)電材料直到介電掩模的頂表面與導(dǎo)電材料的頂表面齊平。

在另外一些實(shí)施例中，提供一種半導(dǎo)體裝置的形成方法，此方法包含在半導(dǎo)體鰭上形成柵極堆疊，柵極堆疊具有多個(gè)柵極間隙壁沿柵極堆疊的相對側(cè)延伸；沿柵極間隙壁的側(cè)邊沉積層間介電質(zhì)；將柵極堆疊凹陷以在這些柵極間隙壁之間形成凹口；在凹口的第一部分中的柵極堆疊上方沉積介電層；在凹口的第二部分中的介電層上方沉積第一金屬層；平坦化第一金屬層直到第一金屬掩模余留在凹口中，第一金屬掩模的頂表面與介電層的頂表面齊平；回蝕刻介電層和柵極間隙壁以在第一金屬掩模下方形成介電掩模；在介電掩模和第一金屬掩模上方沉積第二金屬層；平坦化第二金屬層直到第二金屬掩模余留在介電掩模和柵極間隙壁上方；在第二金屬掩模上方和相鄰柵極堆疊沉積導(dǎo)電材料；以及平坦化導(dǎo)電材料，使得導(dǎo)電材料的頂表面與介電掩模的頂表面齊平。

附圖說明

根據(jù)以下的詳細(xì)說明并配合所附附圖可以更加理解本公開實(shí)施例。應(yīng)注意的是，根據(jù)本產(chǎn)業(yè)的標(biāo)準(zhǔn)慣例，圖示中的各種部件并未必按照比例繪制。事實(shí)上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。

圖1顯示依據(jù)一些實(shí)施例的鰭式場效晶體管(FinFET)的范例的三維視圖。

圖2-圖26B為依據(jù)一些實(shí)施例的制造鰭式場效晶體管裝置的中間階段的剖面示意圖。

附圖標(biāo)記說明：

50 基底