[發(fā)明專利]一種PRACH前導(dǎo)序列的檢測(cè)方法和裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201711219351.1
• 申請(qǐng)日: 2017-11-28
• 公開（公告）號(hào): CN109842945B
• 公開（公告）日: 2021-06-25
• 發(fā)明（設(shè)計(jì)）人: 喻明皓;朱軍
• 申請(qǐng)（專利權(quán)）人: 大唐移動(dòng)通信設(shè)備有限公司
• 主分類號(hào): H04W72/04
• 分類號(hào): H04W72/04;H04W74/00;H04W74/08;H04B7/08
• 代理公司: 北京潤(rùn)澤恒知識(shí)產(chǎn)權(quán)代理有限公司 11319
• 代理人: 莎日娜

本發(fā)明實(shí)施例提供了一種PRACH前導(dǎo)序列的檢測(cè)方法和裝置；所述基站通過小區(qū)與用戶設(shè)備UE連接，所述方法包括：所述基站經(jīng)由所述小區(qū)發(fā)送廣播信息至所述UE；所述基站判斷同一發(fā)送周期內(nèi)的PRACH前導(dǎo)序列的數(shù)量是否大于預(yù)設(shè)序列數(shù)量閾值；其中，所述發(fā)送周期由所述PRACH配置參數(shù)預(yù)先確定；當(dāng)所述PRACH前導(dǎo)序列的數(shù)量不大于預(yù)設(shè)序列數(shù)量閾值時(shí)，所述基站獲取所述小區(qū)的PRACH配置參數(shù)；當(dāng)基站在PRACH配置參數(shù)對(duì)應(yīng)的時(shí)域位置接收到所述UE發(fā)送的前導(dǎo)序列時(shí)，則對(duì)所述PRACH前導(dǎo)序列進(jìn)行檢測(cè)；其中，所述PRACH配置參數(shù)對(duì)應(yīng)的時(shí)域位置各不相同；所述基站輸出檢測(cè)結(jié)果；可以有效地降低PRACH前導(dǎo)序列檢測(cè)中FPGA資源的消耗，有效地保證隨機(jī)接入用戶容量和檢測(cè)成功率。

技術(shù)領(lǐng)域

本發(fā)明涉及通信的技術(shù)領(lǐng)域，特別是涉及一種PRACH前導(dǎo)序列的檢測(cè)方法和一種PRACH前導(dǎo)序列的檢測(cè)裝置。

背景技術(shù)

在TD-LTE(Time Division Long Term Evolution，分時(shí)長(zhǎng)期演進(jìn))的隨機(jī)接入過程中，PRACH(Physical Random Access Channel，物理隨機(jī)接入信道)前導(dǎo)序列檢測(cè)是UE(User Equipment，用戶設(shè)備)與基站接觸的第一步，基站可以通過檢測(cè)的結(jié)果獲得UE的時(shí)偏等信息；當(dāng)前的FPGA(Field－Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)的方案中，在多小區(qū)的情況下，為保證每個(gè)小區(qū)中UE的隨機(jī)接入，每個(gè)小區(qū)都占用獨(dú)立的FPGA處理資源和各自獨(dú)立的配置方案，參照?qǐng)D1，示出了現(xiàn)有技術(shù)的一種PRACH前導(dǎo)序列檢測(cè)方案的示意圖，每個(gè)小區(qū)的天線與一個(gè)PRACH前導(dǎo)序列檢測(cè)組件連接，然后輸出對(duì)應(yīng)的檢測(cè)結(jié)果；現(xiàn)有的檢測(cè)方案中各小區(qū)FPGA資源是獨(dú)立的，導(dǎo)致大量資源的消耗。

尤其在多天線的情況下，F(xiàn)PGA資源隨著天線數(shù)增加而增加。在Massive(大規(guī)模的)MIMO(Multiple-Input Multiple-Output，多輸入多輸出)中，天線數(shù)更為巨大，資源的消耗也更大。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供一種PRACH前導(dǎo)序列的檢測(cè)方法和一種PRACH前導(dǎo)序列的檢測(cè)裝置，以解決現(xiàn)有的FPGA資源是獨(dú)立的，導(dǎo)致大量資源的浪費(fèi)的上述問題。

為了解決上述問題，本發(fā)明實(shí)施例公開了一種物理隨機(jī)接入信道PRACH前導(dǎo)序列的檢測(cè)方法，應(yīng)用于基站，所述基站包括多個(gè)小區(qū)，所述基站通過小區(qū)與用戶設(shè)備UE連接，所述方法包括：

所述基站經(jīng)由所述小區(qū)發(fā)送廣播信息至所述UE；其中，所述廣播信息包括PRACH配置參數(shù)；

所述基站判斷同一發(fā)送周期內(nèi)的PRACH前導(dǎo)序列的數(shù)量是否大于預(yù)設(shè)序列數(shù)量閾值；其中，所述發(fā)送周期由所述PRACH配置參數(shù)預(yù)先確定；

當(dāng)所述PRACH前導(dǎo)序列的數(shù)量不大于預(yù)設(shè)序列數(shù)量閾值時(shí)，所述基站獲取所述小區(qū)的PRACH配置參數(shù)；

當(dāng)基站在PRACH配置參數(shù)對(duì)應(yīng)的時(shí)域位置接收到所述UE發(fā)送的前導(dǎo)序列時(shí)，則對(duì)所述PRACH前導(dǎo)序列進(jìn)行檢測(cè)；其中，所述PRACH配置參數(shù)對(duì)應(yīng)的時(shí)域位置各不相同；

所述基站輸出檢測(cè)結(jié)果。

優(yōu)選地，所述基站經(jīng)由所述小區(qū)發(fā)送廣播信息至所述UE的步驟之前，還包括：

所述基站將循環(huán)移位序列Ncs參數(shù)分配至所述小區(qū)；

所述基站依據(jù)所述Ncs參數(shù)確定所述小區(qū)的PRACH配置參數(shù)。

優(yōu)選地，所述基站依據(jù)所述Ncs參數(shù)確定所述小區(qū)的PRACH配置參數(shù)的步驟包括：

所述基站依據(jù)所述Ncs參數(shù)獲取現(xiàn)場(chǎng)可編程門陣列FPGA處理時(shí)間參數(shù)；

所述基站按照所述FPGA處理時(shí)間參數(shù)確定所述小區(qū)的PRACH配置參數(shù)。