[發(fā)明專利]基于PCIE3.0的大容量高速數(shù)據(jù)傳輸與存儲(chǔ)系統(tǒng)及方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201711215696.X
• 申請(qǐng)日: 2017-11-28
• 公開（公告）號(hào): CN107885693A
• 公開（公告）日: 2018-04-06
• 發(fā)明（設(shè)計(jì)）人: 季德林;范佳敏;楊建超;曹鑫泉;顧紅;蘇衛(wèi)民;陸錦輝
• 申請(qǐng)（專利權(quán)）人: 南京理工大學(xué)
• 主分類號(hào): G06F13/42
• 分類號(hào): G06F13/42;G06F13/16;G06F9/48
• 代理公司: 南京理工大學(xué)專利中心32203
• 代理人: 朱顯國(guó)

1.基于PCIE3.0的大容量高速數(shù)據(jù)傳輸與存儲(chǔ)系統(tǒng)，其特征在于，包括FPGA板卡、DDR3、上位機(jī)數(shù)據(jù)接收/發(fā)送模塊、電源模塊、時(shí)鐘模塊、實(shí)時(shí)容量檢測(cè)模塊、固態(tài)磁盤陣列模塊、波形顯示模塊、自測(cè)數(shù)據(jù)驗(yàn)證模塊，其中：所述FPGA板卡包括自測(cè)數(shù)據(jù)產(chǎn)生模塊、板卡數(shù)據(jù)發(fā)送/接收模塊，自測(cè)數(shù)據(jù)產(chǎn)生模塊用于產(chǎn)生需要發(fā)送的自測(cè)試數(shù)據(jù)，板卡數(shù)據(jù)發(fā)送/接收模塊用于把DDR3緩存的數(shù)據(jù)通過(guò)PCIE3.0接口傳輸至上位機(jī)，或?qū)⑸衔粰C(jī)產(chǎn)生的數(shù)據(jù)通過(guò)PCIE3.0接口傳輸至DDR3存儲(chǔ)；所述DDR3用于對(duì)板卡發(fā)送或接收的數(shù)據(jù)進(jìn)行緩存；所述上位機(jī)數(shù)據(jù)接收/發(fā)送模塊用于將上位機(jī)產(chǎn)生的數(shù)據(jù)通過(guò)PCIE3.0傳輸至DDR3存儲(chǔ)，或?qū)DR3緩存的數(shù)據(jù)通過(guò)PCIE3.0傳輸至上位機(jī)內(nèi)存進(jìn)行緩存；所述電源模塊用于為FPGA板卡供電；所述時(shí)鐘模塊用于為FPGA板卡提供工作時(shí)鐘；所述實(shí)時(shí)容量檢測(cè)模塊用于檢測(cè)固態(tài)磁盤陣列模塊的可用空間，判斷該空間是否能存儲(chǔ)大容量數(shù)據(jù)；所述固態(tài)磁盤陣列模塊用于對(duì)上位機(jī)數(shù)據(jù)接收/發(fā)送模塊緩存的數(shù)據(jù)進(jìn)行存儲(chǔ)；所述波形顯示模塊用于顯示從板卡數(shù)據(jù)發(fā)送/接收模塊接收的數(shù)據(jù)波形；所述自測(cè)數(shù)據(jù)驗(yàn)證模塊用于驗(yàn)證所傳數(shù)據(jù)的完整性與準(zhǔn)確性。

2.根據(jù)權(quán)利要求1所述基于PCIE3.0的大容量高速數(shù)據(jù)傳輸與存儲(chǔ)系統(tǒng)，其特征在于，所述DDR3使用乒乓存儲(chǔ)結(jié)構(gòu)。

3.根據(jù)權(quán)利要求1所述基于PCIE3.0的大容量高速數(shù)據(jù)傳輸與存儲(chǔ)系統(tǒng)，其特征在于，所述板卡數(shù)據(jù)發(fā)送/接收模塊通過(guò)發(fā)送描述符列表發(fā)起分散-集中式DMA把DDR3緩存的數(shù)據(jù)通過(guò)PCIE3.0接口傳輸至上位機(jī)，或?qū)⑸衔粰C(jī)產(chǎn)生的數(shù)據(jù)通過(guò)PCIE3.0接口傳輸至DDR3存儲(chǔ)，所述描述符列表包括傳輸?shù)脑吹刂贰⒛康牡刂贰⒈敬蝹鬏數(shù)臄?shù)據(jù)量、下一次傳輸?shù)拿枋龇刂贰?/p>

4.根據(jù)權(quán)利要求1所述基于PCIE3.0的大容量高速數(shù)據(jù)傳輸與存儲(chǔ)系統(tǒng)，其特征在于，所述上位機(jī)數(shù)據(jù)接收/發(fā)送模塊包括初始化模塊、模式設(shè)置模塊和傳輸模式配置模塊，其中初始化模塊驅(qū)動(dòng)程序?qū)ο到y(tǒng)資源，包括設(shè)備資源、存儲(chǔ)空間、內(nèi)核資源、XDMA資源，進(jìn)行配置與初始化；模式設(shè)置模塊選擇中斷方式或者輪詢方式傳輸數(shù)據(jù)，中斷方式即接收到中斷后進(jìn)入中斷處理函數(shù)，開始XDMA傳輸，輪詢方式即定時(shí)向設(shè)備發(fā)出詢問是否需要服務(wù)；傳輸模式配置模塊選擇手動(dòng)模式或自動(dòng)模式結(jié)束數(shù)據(jù)傳輸，手動(dòng)模式在傳輸開始后，選取需要的時(shí)間節(jié)點(diǎn)，手動(dòng)點(diǎn)擊界面結(jié)束按鈕結(jié)束傳輸，自動(dòng)模式通過(guò)設(shè)置傳輸?shù)臄?shù)據(jù)量，在傳輸達(dá)到所設(shè)數(shù)據(jù)量時(shí)自動(dòng)結(jié)束傳輸。

5.根據(jù)權(quán)利要求1所述基于PCIE3.0的大容量高速數(shù)據(jù)傳輸與存儲(chǔ)系統(tǒng)，其特征在于，所述時(shí)鐘模塊產(chǎn)生250MHz時(shí)鐘。

6.根據(jù)權(quán)利要求1所述基于PCIE3.0的大容量高速數(shù)據(jù)傳輸與存儲(chǔ)系統(tǒng)，其特征在于，所述固態(tài)磁盤陣列模塊采用磁盤陣列卡組建RAID的方式實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)。

7.根據(jù)權(quán)利要求1所述基于PCIE3.0的大容量高速數(shù)據(jù)傳輸與存儲(chǔ)系統(tǒng)，其特征在于，所述自測(cè)數(shù)據(jù)驗(yàn)證模塊通過(guò)驗(yàn)證數(shù)據(jù)量及其誤差功率驗(yàn)證所傳數(shù)據(jù)的完整性與準(zhǔn)確性。

8.基于PCIE3.0的大容量高速數(shù)據(jù)傳輸與存儲(chǔ)方法，其特征在于，提供FPGA板卡發(fā)送數(shù)據(jù)給上位機(jī)，上位機(jī)發(fā)送數(shù)據(jù)給FPGA板卡，以及自檢模式三種數(shù)據(jù)傳輸模式，在PCIE3.0接口傳輸數(shù)據(jù)前，首先檢測(cè)接收方剩余存儲(chǔ)容量，如果足夠，則接收傳輸數(shù)據(jù)，否則，反饋給發(fā)送方不發(fā)送數(shù)據(jù)。

9.根據(jù)權(quán)利要求8所述的數(shù)據(jù)傳輸與存儲(chǔ)方法，其特征在于，三種數(shù)據(jù)傳輸模式具體為：

當(dāng)FPGA板卡發(fā)送數(shù)據(jù)給上位機(jī)時(shí)，首先DDR3對(duì)數(shù)據(jù)進(jìn)行乒乓緩存；然后實(shí)時(shí)容量檢測(cè)模塊檢測(cè)固態(tài)磁盤陣列模塊的剩余容量，如果足夠，則接收傳輸數(shù)據(jù)，否則，反饋給板卡數(shù)據(jù)發(fā)送模塊不發(fā)送數(shù)據(jù)；接著板卡數(shù)據(jù)發(fā)送模塊將數(shù)據(jù)發(fā)送給上位機(jī)數(shù)據(jù)接收模塊；固態(tài)磁盤陣列模塊存儲(chǔ)接收數(shù)據(jù)；波形顯示模塊顯示接收數(shù)據(jù)的波形；

當(dāng)上位機(jī)發(fā)送數(shù)據(jù)給FPGA板卡時(shí)，首先板卡數(shù)據(jù)接收模塊判斷DDR3的剩余容量，如果足夠，則接收傳輸數(shù)據(jù)，否則，反饋給上位機(jī)數(shù)據(jù)發(fā)送模塊不發(fā)送數(shù)據(jù)；接著上位機(jī)數(shù)據(jù)發(fā)送模塊將數(shù)據(jù)發(fā)送給板卡數(shù)據(jù)接收模塊，板卡數(shù)據(jù)接收模塊將數(shù)據(jù)存入DDR3。

當(dāng)工作在自檢模式時(shí)，首先自測(cè)數(shù)據(jù)產(chǎn)生模塊生成自加1數(shù)據(jù)；然后DDR3對(duì)數(shù)據(jù)進(jìn)行乒乓緩存；接著實(shí)時(shí)容量檢測(cè)模塊檢測(cè)固態(tài)磁盤陣列模塊的剩余容量，如果足夠，則接收傳輸數(shù)據(jù)，否則，反饋給板卡數(shù)據(jù)發(fā)送模塊不發(fā)送數(shù)據(jù)；最后板卡數(shù)據(jù)發(fā)送模塊將自測(cè)數(shù)據(jù)發(fā)送給上位機(jī)數(shù)據(jù)接收模塊；固態(tài)磁盤陣列模塊存儲(chǔ)接收數(shù)據(jù)；波形顯示模塊顯示接收數(shù)據(jù)的波形；自測(cè)數(shù)據(jù)驗(yàn)證模塊檢測(cè)所傳數(shù)據(jù)的完整性與準(zhǔn)確性。