[發明專利]半導體器件及其制造方法

有效

• 申請號: 201711215205.1
• 申請日: 2017-11-28
• 公開（公告）號: CN108172516B
• 公開（公告）日: 2020-09-01
• 發明（設計）人: 蔡嘉慶;邱意為;許立德
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

提供了半導體器件及其制造方法，其中，改變介電材料的物理特性以在進一步處理期間為周圍的結構提供額外的益處。通過將離子注入介電材料以形成改進區來實施改變。一旦已經注入離子，進一步處理依賴于改進區的改變的結構，而不是初始結構。

技術領域

本發明的實施例涉及半導體器件及其制造方法。

背景技術

半導體器件用于諸如例如個人電腦、手機、數碼相機和其它電子設備的各種電子應用中。通常通過在半導體襯底上方依次沉積絕緣或介電層、導電層和半導體材料層以及使用光刻圖案化各個材料層以在各個材料層上形成電路組件和元件來制造半導體器件。

半導體工業通過最小部件尺寸的持續減小持續地改進各個電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度，這允許更多的組件集成到給定的區域。然而，隨著最小部件尺寸的減小，出現了應該解決的其他問題。

發明內容

本發明的實施例提供了一種制造半導體器件的方法，所述方法包括：沉積第一偽柵極堆疊件和第二偽柵極堆疊件，其中，所述第一偽柵極堆疊件具有第一溝道長度，并且所述第二偽柵極堆疊件具有與所述第一溝道長度不同的第二溝道長度；在所述第一偽柵極堆疊件和所述第二偽柵極堆疊件周圍沉積層間電介質；平坦化所述第一偽柵極堆疊件、所述第二偽柵極堆疊件和所述層間電介質；將離子注入所述層間電介質以形成注入區；去除所述第一偽柵極堆疊件和所述第二偽柵極堆疊件以形成第一開口和第二開口，其中，去除所述第一偽柵極堆疊件和所述第二偽柵極堆疊件減小所述層間電介質的高度；以及用導電材料填充所述第一開口和所述第二開口。

本發明的另一實施例提供了一種制造半導體器件的方法，所述方法包括：形成鄰近短溝道偽柵極的第一間隔件，形成鄰近長溝道偽柵極的第二間隔件，并且形成鄰近第一偽柵極的第三間隔件；鄰近所述第一間隔件和所述第二間隔件沉積第一介電材料；在不去除所述短溝道偽柵極和所述長溝道偽柵極的情況下，去除所述第一偽柵極以形成第一開口；用第二介電材料填充所述第一開口；平坦化所述第二介電材料，其中，平坦化所述第二介電材料暴露所述短溝道偽柵極和所述長溝道偽柵極；將離子注入所述第一介電材料、所述短溝道偽柵極、所述長溝道偽柵極、所述第一間隔件和所述第二間隔件；去除所述短溝道偽柵極和所述長溝道偽柵極以形成第二開口；用導電材料填充所述第二開口；以及回蝕刻所述導電材料。

本發明的又一實施例提供了一種制造半導體器件的方法，所述方法包括：形成多個偽柵極堆疊件，其中，所述多個偽柵極堆疊件的第一個比所述多個偽柵極堆疊件的剩余部分具有更大的長度；在所述多個偽柵極堆疊件周圍沉積層間電介質；在不替換所述多個偽柵極堆疊件的第一個的情況下，用介電材料替換所述多個偽柵極堆疊件的一個；平坦化所述介電材料與所述層間電介質和所述多個偽柵極堆疊件的第一個；沿著所述層間電介質和所述多個偽柵極堆疊件的頂面改變注入區中的組分的濃度；去除所述多個偽柵極堆疊件的第一個以形成第一開口，其中，去除所述多個偽柵極堆疊件的第一個還減小所述層間電介質的高度；用柵電極材料填充所述第一開口；使所述柵電極材料凹進至所述第一開口內以形成柵電極；以及用覆蓋材料填充所述第一開口的剩余部分。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該指出，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1示出了根據一些實施例的鰭上方的柵極堆疊件的形成。

圖2示出了根據一些實施例的柵極堆疊件的去除。

圖3A至圖3B示出了根據一些實施例的介電材料的沉積。

圖4A至圖4B示出了根據一些實施例的注入工藝。

圖5示出了根據一些實施例的柵極堆疊件的去除。

圖6示出了根據一些實施例的導電材料的沉積。