[發明專利]電平移位器

在審

• 申請號: 201711211282.X
• 申請日: 2017-11-28
• 公開（公告）號: CN108418576A
• 公開（公告）日: 2018-08-17
• 發明（設計）人: 坂口薰
• 申請（專利權）人: 艾普凌科有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;鄧毅

本發明提供電平移位器，即使在輸入側的電源停止工作的情況下，也能夠防止輸出信號的電平不穩定。在電源電位與基準電位之間，第一PMOS晶體管、第一NMOS晶體管和第二PMOS晶體管以及第二NMOS晶體管分別經由反相輸出節點和同相輸出節點而串聯連接，第三NMOS晶體管和第四NMOS晶體管分別與第一NMOS晶體管和第二NMOS晶體管并聯連接，第一PMOS晶體管的柵極和第三NMOS晶體管的柵極與同相輸出節點連接，第二PMOS晶體管的柵極和第四NMOS晶體管的柵極與反相輸出節點連接，第一NMOS晶體管和第二NMOS晶體管的柵極分別接收輸入信號的同相信號和反相信號。

技術領域

本發明涉及將輸入電壓轉換成不同電平的電壓的電平移位器(Level shifter)。

背景技術

圖4示出以往的電平移位器400的電路圖(例如，參照專利文獻1)。

以往的電平移位器400構成為具有NMOS晶體管401、402、PMOS晶體管411、412，分別由NMOS晶體管401和402的柵極接收具有提供給電源線41的基準電壓VSS與提供給電源線42的電源電壓VDD1之間的振幅的輸入信號IN的同相信號和反相信號，且轉換成具有基準電壓VSS與提供給電源線43的電源電壓VDD2之間的振幅的信號而作為輸出信號OUT輸出。

在這樣的以往的電平移位器400中，在輸入側的電源由于某些因素而停止工作的情況下或在電源啟動時輸入側的電源電壓(電源電壓VDD1)的上升延遲的情況下，NMOS晶體管401、402的各柵極電壓不穩定，因此輸出信號OUT不穩定，產生在根據輸出信號OUT而進行動作的后級的電路中流過貫通電流等問題。

作為其對策，在專利文獻2中公開了如下的電平移位器：在沒有提供輸入側的電源時，追加了維持輸出信號的邏輯的反饋電路部(170)。

專利文獻1：日本特開2001-036398號公報

專利文獻2：日本特開2013-187712號公報

然而，在專利文獻2所示的電平移位器中，為了構成用于維持輸出信號的邏輯的反饋電路部，與以往的電平移位器400的元件數相比，需要追加不可忽視的數量的元件(在專利文獻2的圖1中追加6個NMOS晶體管)。因此，電路規模變大，導致成本增大。

發明內容

因此，本發明的目的在于，提供如下的電平移位器：能夠抑制電路規模的增加，并且即使在輸入側的電源停止工作或者在電源啟動時輸入側的電源電壓的上升延遲的情況下，也能夠防止輸出信號的電平不穩定。

本發明的電平移位器其將具有提供給第一電源線的第一電源電壓與提供給第二電源線的第二電源電壓之間的振幅的輸入信號轉換成具有所述第一電源電壓與提供給第三電源線的第三電源電壓之間的振幅的信號而輸出，其特征在于，該電平移位器具有：同相輸出節點，其生成轉換后的信號的同相信號；反相輸出節點，其生成轉換后的信號的反相信號；第一導電型的第一MOS晶體管，其柵極接收所述輸入信號的同相信號，源極與所述第一電源線連接，漏極與所述反相輸出節點連接；第一導電型的第二MOS晶體管，其柵極接收所述輸入信號的反相信號，源極與所述第一電源線連接，漏極與所述同相輸出節點連接；第二導電型的第三MOS晶體管，其柵極與所述同相輸出節點連接，源極與所述第三電源線連接，漏極與所述反相輸出節點連接；第二導電型的第四MOS晶體管，其柵極與所述反相輸出節點連接，源極與所述第三電源線連接，漏極與所述同相輸出節點連接；第一導電型的第五MOS晶體管，其柵極與所述同相輸出節點連接，源極與所述第一電源線連接，漏極與所述反相輸出節點連接；以及第一導電型的第六MOS晶體管，其柵極與所述反相輸出節點連接，源極與所述第一電源線連接，漏極與所述同相輸出節點連接。

發明效果