[發明專利]一種異構雙核處理器核間通訊電路

有效

• 申請號: 201711209983.X
• 申請日: 2017-11-27
• 公開（公告）號: CN109840241B
• 公開（公告）日: 2023-05-26
• 發明（設計）人: 田澤;王宣明;郭蒙;王世中;曹朋朋;杜斐
• 申請（專利權）人: 西安翔騰微電子科技有限公司
• 主分類號: G06F15/167
• 分類號: G06F15/167;G06F15/17
• 代理公司: 西安匠成知識產權代理事務所(普通合伙) 61255
• 代理人: 商宇科

本發明屬于計算機硬件技術領域，涉及一種異構雙核處理器核間通訊電路。所述的電路包括控制處理器、運算處理器、雙核間郵箱通訊處理模塊和共享存儲區。供一種高效、結構簡單的異構雙核處理器核間通訊電路。

技術領域

本發明屬于計算機硬件技術領域，涉及一種異構雙核處理器核間通訊電路。

背景技術

與同構結構相比，異構雙核處理器的優勢是通過組織不同特點的核心來優化處理器內部結構，實現處理器性能的最佳化。先有技術主要有基于總線共享的緩存結構，即共享Cache結構，和基于片上的互聯結構。共享Cache結構是指每個處理器內核用于共享的二級、三級緩存或者外部存儲器。這種結構處理器內核之間工作不獨立，不能保證關鍵數據解算的資源獨享?；谄系幕ヂ摻Y構是指通過交叉開關或片上網絡方式連接在一起，各處理器核心間通過消息通信。這種結構硬件結構復雜，設計開銷過大。

發明內容

本發明的目的：提供一種高效、結構簡單的異構雙核處理器核間通訊電路。

本發明的技術方案：一種異構雙核處理器核間通訊電路，其特征為：所述的電路包括控制處理器、運算處理器、雙核間郵箱通訊處理模塊和共享存儲區；

控制處理器將待運算的數據存儲至共享存儲區，同時向雙核間郵箱通訊處理模塊發送待運算數據的關鍵信息，所述的關鍵信息包括運算數據的存放地址、長度和運算指令；雙核間郵箱通訊處理模塊接收到所述關鍵信息后中斷運算處理器，運算處理器從郵箱通訊處理模塊獲取關鍵信息，并按照關鍵信息中的指令從共享存儲區獲取待處理數據，運算完成后將運算結果發送回共享存儲區，同時將運算結果的存放位置信息傳輸至雙核間郵箱通訊處理模塊，雙核間郵箱通訊處理模塊中斷控制處理器，控制處理器從雙核間郵箱通訊處理模塊中讀取運算結果的存放位置信息，根據該位置信息從共享存儲區獲取運算結果。

優選地，所述的共享存儲區包括兩個處理器接口單元、信號量單元、存儲單元；

兩個處理器接口單元分別用于提供控制處理器、運算處理器訪問存儲單元、信號量單元的接口；信號量單元用于指示處理器是否正在訪問存儲單元；存儲單元用于保存待運算數據和運算結果。

優選地，所述的雙核間郵箱通訊處理模塊包括兩套處理器接口單元、FIFO控制與狀態寄存器單元，以及FIFO單元；一個處理器核使用上述一套單元。

處理器接口單元提供處理器寫FIFO單元、讀FIFO單元，中斷處理器以及訪問FIFO控制與狀態寄存器單元的接口；FIFO控制與狀態寄存器單元用于設置在FIFO中保存多少個數據時上報“預滿”狀態，并保存包括FIFO的“空”、“滿”、“預滿”狀態；FIFO單元用于保存處理器寫入的數據信息，并供另一個處理器讀取。

本發明的有益效果：本專利提供了一種異構雙核處理器核間通訊電路，為負責管理片上設備的控制處理器，和負責數據解算運算處理器之間提供了一種信息交互電路支持。該電路結構，雙核功能分工明確，保證了數據解算的資源獨享，核間通訊電路快速有效，滿足了異構雙核處理器高效、結構簡單的需求。

附圖說明

圖1為一種異構雙核處理器核間通訊電路結構框圖

圖2為一種共享存儲區模塊電路結構框圖

圖3為一種雙核間郵箱通訊處理模塊結構框圖

具體實施方式

下面結合附圖和具體實施例，對本發明的技術方案進行清楚、完整地表述。顯然，所表述的實施例僅是本發明一部分實施例，而不是全部的實施例，基于本發明中的實施例，本領域技術人員在沒有做出創造性勞動前提所獲得的所有其他實施例，都屬于本發明的保護范圍。

以一種異構雙核處理器核間通訊電路為例，參照附圖示例，包括PowerPC460處理器、C6713處理器、片內SRAM控制器模塊、雙核間郵箱通訊處理模塊、PLB?CrossBar仲裁器模塊、共享存儲區、PLB從設備。