[發明專利]一種利用GPIO接口模擬McBSP接口的方法

有效

• 申請號: 201711208470.7
• 申請日: 2017-11-27
• 公開（公告）號: CN107942794B
• 公開（公告）日: 2020-04-28
• 發明（設計）人: 戴志晃;劉艷麗;胡曉剛;張蓓蕾;李帆;張藍星
• 申請（專利權）人: 上海航天測控通信研究所
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 上海漢聲知識產權代理有限公司 31236
• 代理人: 胡晶

本發明公開了一種利用GPIO接口模擬McBSP接口的方法，該方法包括如下步驟：步驟a：在DSP中選擇5個GPIO接口模擬McBSP接口，1個模擬時鐘信號CLK，1個模擬發送幀同步信號FSX，1個模擬接收幀同步信號FSR，1個模擬接收串行數據信號DR，1個模擬發送串行數據信號DX；步驟b：根據自身設計需要，設置時鐘信號，固定周期值，發送和接收的數據字長的位數，發送和接收幀同步信號標志，時鐘標志位；步驟c：在DSP的定時器中斷處理程序中，設置發送和接收數據兩個分支。本發明減少了時間復雜度，增加了DSP芯片的McBSP接口數量。

技術領域

本發明涉及嵌入式系統的接口，尤其涉及一種利用GPIO接口模擬McBSP接口的方法。

背景技術

GPIO(General Purpose Input Output，通用輸入/輸出)口在嵌入式系統中應用比較多，用戶可以通過編程控制GPIO口輸出高低電平來傳輸一些信號，譬如用戶自定義的同步時間戳，保證各個單板的時間同步。

高速的多通道緩沖串口(Multi-channel Buffered Serial Ports，McBSP)是TI專為DSP芯片開發的多功能串行通信接口,具有強大的功能,可兼容多種常用串行通信方式,可以與工業標準的編/解碼器、模擬接口芯片以及其他串行模數轉換器、數模轉換器接口，實現全雙工串行通信，其雙緩沖數據寄存器結構允許連續的數據流傳輸。

DSP芯片通常只有兩個McBSP接口左右，在處理復雜程序時，存在著兩個接口不夠使用的問題。并且由于McBSP接口的相關引腳與寄存器繁多，軟件配置較為復雜，對利用McBSP進行研發的工程師帶來了不小的麻煩。

發明內容

為了解決上述存在的技術問題，本發明提出了一種利用GPIO接口模擬McBSP接口的方法。

本發明采用的技術方案是：

一種利用GPIO接口模擬McBSP接口的方法，該方法包括如下步驟：

步驟a，在DSP芯片中選擇5個GPIO接口模擬McBSP接口，1個GPIO接口模擬時鐘信號CLK，1個GPIO接口模擬發送幀同步信號FSX，1個GPIO接口模擬接收幀同步信號FSR，1個GPIO接口模擬接收串行數據信號DR，1個GPIO接口模擬發送串行數據信號DX；

步驟b，根據需要的時鐘信號CLK大小，設置一個固定周期值PRD，PRD等于CLK的倒數；根據需要發送的數據字長的位數，設置發送變量FSXCNT的值為發送的數據字長的位數；根據要接收的數據字長的位數，設置接收變量FSRCNT的值為接收的數據字長的位數；根據需要接收的有效幀周期，設置接收幀同步信號標志FSRFLAG；利用DSP軟件定時器產生一個時長為PRD/2的定時器中斷，并設置時鐘標志位CLK_FLAG；

步驟c，在DSP芯片的定時器中斷處理程序中，設置發送和接收數據兩個分支。

上述步驟c包括如下步驟：

步驟c1，發送數據分支如下，DSP芯片判斷時鐘標志位CLK_FLAG為0，則將時鐘標志位CLK_FLAG改為1，置輸出模擬時鐘信號CLK的的GPIO接口為低電平；然后DSP芯片判斷發送變量FSXFLAG為1后，將發送變量FSXFLAG置為0，置輸出模擬幀同步信號FSX的GPIO接口為高電平，兩個定時周期后，置輸出模擬幀同步信號FSX的GPIO接口為低電平；然后DSP芯片循環判斷發送變量FSXCNT是否大于0，如果大于0，每個定時周期通過模擬串行數據信號DX的GPIO接口發送一個數據位，同時發送變量FSXCNT計數遞減；若果等于0，則表示所述數據位發送完畢；然后重復執行步驟c1；