[發(fā)明專利]一種適用于高速模數(shù)轉(zhuǎn)換器的時(shí)序控制電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201711206392.7
• 申請(qǐng)日: 2017-11-27
• 公開（公告）號(hào): CN107769785B
• 公開（公告）日: 2020-04-07
• 發(fā)明（設(shè)計(jì)）人: 趙喆;李雷;劉建;李長(zhǎng)猛;劉寅
• 申請(qǐng)（專利權(quán)）人: 北京華大九天軟件有限公司
• 主分類號(hào): H03M1/46
• 分類號(hào): H03M1/46;H03M1/54
• 代理公司: 北京德崇智捷知識(shí)產(chǎn)權(quán)代理有限公司 11467
• 代理人: 王金雙

1.一種適用于高速模數(shù)轉(zhuǎn)換器的時(shí)序控制電路，包括，判斷邏輯單元、置位控制邏輯單元、高位判斷邏輯單元、可編程延遲單元，其特征在于，

所述判斷邏輯單元，其接收比較輸出信號(hào)，并判斷比較輸出信號(hào)是否有效；

所述置位控制邏輯單元，其接受所述判斷邏輯單元控制進(jìn)行邏輯置位；

時(shí)序控制電路，產(chǎn)生置位控制信號(hào)，所述置位控制信號(hào)置位開關(guān)電容陣列，為下一位信號(hào)的比較過程做準(zhǔn)備；

鎖存和解碼模塊，將置位控制信號(hào)鎖存，并解碼成后續(xù)數(shù)字系統(tǒng)可以分析的多位數(shù)字輸出信號(hào)；

所述高位判斷邏輯單元，其接收來自所述置位控制邏輯單元的判斷電平，控制所述可編程延遲單元的延遲時(shí)間；

所述可編程延遲單元，其接收所述高位判斷邏輯單元發(fā)出的控制信號(hào)、所述判斷邏輯單元的判斷結(jié)果信號(hào)和靜態(tài)控制信號(hào)，輸出比較時(shí)鐘；

比較時(shí)鐘控制高速比較器進(jìn)行下一位信號(hào)的比較；

高位比較器根據(jù)所述開關(guān)電容陣列的保持結(jié)果比較出輸出信號(hào)。

2.根據(jù)權(quán)利要求1所述的適用于高速模數(shù)轉(zhuǎn)換器的時(shí)序控制電路，其特征在于，所述判斷邏輯單元，其根據(jù)對(duì)比較輸出信號(hào)的有效性判斷結(jié)果，控制置位控制邏輯單元的邏輯置位。

3.根據(jù)權(quán)利要求1所述的適用于高速模數(shù)轉(zhuǎn)換器的時(shí)序控制電路，其特征在于，所述置位控制邏輯單元，包括，從高位至低位的多個(gè)置位控制邏輯模塊；所述多個(gè)置位控制邏輯模塊接受所述判斷邏輯單元控制對(duì)高位至低位進(jìn)行置位，并將判斷電平分別發(fā)送給所述高位判斷邏輯單元。

4.根據(jù)權(quán)利要求3所述的適用于高速模數(shù)轉(zhuǎn)換器的時(shí)序控制電路，其特征在于，所述高位判斷邏輯單元，其根據(jù)來自不同置位控制邏輯模塊的判斷電平，動(dòng)態(tài)控制可編程延遲單元的延遲時(shí)間。

5.一種高速模數(shù)轉(zhuǎn)換器，其特征在于，所述高速模數(shù)轉(zhuǎn)換器，包括權(quán)利要求1-4中任一項(xiàng)所述的適用于高速模數(shù)轉(zhuǎn)換器的時(shí)序控制電路。