[發明專利]基于熱仿真的三維FPGA器件布局優化的方法

在審

• 申請號: 201711205707.6
• 申請日: 2017-11-27
• 公開（公告）號: CN107729704A
• 公開（公告）日: 2018-02-23
• 發明（設計）人: 張超;楊海鋼;趙川;胡凱;齊振飛;吳玉志
• 申請（專利權）人: 中科億海微電子科技（蘇州）有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 曹玲柱

1.一種基于熱仿真的三維FPGA器件布局優化的方法，包括：

步驟A，對三維堆疊FPGA芯片中每層FPGA硅裸片進行建模，通過劃分島型結構對硅裸片上的可編程邏輯模塊及IP模塊進行布局；

步驟B，將多層硅裸片采用TSV工藝堆疊起來，實現FPGA內部架構；

步驟C，采用倒扣焊封裝互連方式構建FPGA芯片的外圍封裝結構；

步驟D，在構建好的封裝的FPGA熱仿真等效模型下方設置恒溫板，作為熱仿真的邊界條件，確定三維堆疊FPGA芯片和外圍封裝結構的各部分材料，并計算每層硅裸片上各模塊的發熱量；

步驟E，將邊界條件、三維堆疊FPGA芯片和外圍封裝結構的各部分材料及每層硅裸片上各模塊的發熱量作為輸入，通過熱分析對FPGA芯片進行仿真計算，并根據仿真結果調整各模塊布局。

2.根據權利要求1所述的方法，所述步驟A中，所述IP模塊包括：存儲器模塊、乘法器模塊、可編程輸入/輸出模塊。

3.根據權利要求2所述的方法，所述步驟A中，所述布局包括：

可編程邏輯模塊、存儲器模塊和乘法器模塊分布于FPGA硅裸片中間，實現用戶電路的邏輯功能；

輸入/輸出模塊分布在芯片的四周，提供內部邏輯與外部引出線之間的可編程接口。

4.根據權利要求1所述的方法，所述步驟B中，建立三維堆疊FPGA芯片的等效模型包括：

多層硅裸片，每層硅裸片的尺寸相同，

TSV，所述TSV均勻分布在每層硅裸片中，各層硅裸片之間通過TSV互連，且在各層硅裸片的垂直方向上是對齊的；

微凸塊設置在相鄰兩層硅裸片之間，以及最下層硅裸片下方；

無源硅中介層設置在最下層微凸塊的下方，并與倒裝焊共晶焊球連接；

倒裝焊共晶焊球設置在無源硅中介層的下方，并與FPGA芯片的外圍封裝結構連接。

5.根據權利要求4所述的方法，采用具有等效熱傳導能力的長方體對TSV建模。

6.根據權利要求1所述的方法，所述步驟C中，構建FPGA芯片的外圍封裝結構包括：

金屬蓋板，設置在多層堆疊的FPGA硅裸片的上面,并通過導電膠與硅裸片連接；

陶瓷管殼，設置在金屬蓋板下部，呈“凹”型，并與金屬蓋板連接形成FPGA封裝殼體，并與所述倒裝焊共晶焊球連接；

焊柱，設置在陶瓷管殼下表面。

7.根據權利要求1所述的方法，所述步驟D中，封裝好的FPGA器件通過焊柱連接至恒溫板上，作為熱仿真的邊界條件。

8.根據權利要求1所述的方法，所述步驟D中，通過EDA軟件仿真得到所述每層硅裸片上各模塊的發熱量，包括所述可編程邏輯模塊和IP模塊的發熱功率。

9.根據權利要求1所述的方法，所述步驟D中，由確定三維堆疊FPGA芯片和外圍封裝結構的各部分的材料確定其熱屬性，包括：密度、比熱容、熱傳導率。

10.根據權利要求1所述的方法，所述步驟E中采用有限元算法進行熱分析，包括：

把在時間域和空間域上連續的物理場，劃分為有限個單元，用一系列有限個離散點上的變量值的集合來代替連續的物理量；

通過控制每個單元的能量、動量和質量守恒，建立起各單元之間關系的方程組，然后求解方程組獲得溫度的近似值；

通過增加單元數目可以提高解的精確度，得到與真實情況更為接近的解。