[發(fā)明專利]三維扇出型封裝結(jié)構(gòu)及其制造方法

有效

• 申請?zhí)枺?/td>: 201711203872.8
• 申請日: 2017-11-27
• 公開（公告）號: CN107946282B
• 公開（公告）日: 2020-09-01
• 發(fā)明（設(shè)計(jì)）人: 陳峰;張文奇
• 申請（專利權(quán)）人: 上海先方半導(dǎo)體有限公司
• 主分類號: H01L23/535
• 分類號: H01L23/535;H01L21/768
• 代理公司: 上海智晟知識產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 31313
• 代理人: 張東梅

本發(fā)明的實(shí)施例公開了一種三維扇出型封裝結(jié)構(gòu)，包括：第一芯片，所述第一芯片的正面具有電極，所述電極的表面設(shè)置有導(dǎo)電柱；第二芯片，所述第二芯片的正面具有電極，所述第二芯片的背面層附連所述第一芯片的背面上；布線結(jié)構(gòu)，所述布線結(jié)構(gòu)包括第一絕緣樹脂、嵌入在所述第一絕緣樹脂內(nèi)的導(dǎo)電線路，所述布線結(jié)構(gòu)具有第一面和與第一面相對的第二面；第一金屬柱和第二金屬柱，所述第一金屬柱和第二金屬柱形成在所述布線結(jié)構(gòu)的第一面并且與所述導(dǎo)電線路電連接，其中所述第一芯片倒裝焊接在所述第一金屬柱上，所述第一金屬柱同所述導(dǎo)電柱形成電性連接，所述第二金屬柱通過鍵合引線同所述第二芯片的電極形成電連接。

技術(shù)領(lǐng)域

本發(fā)明涉及封裝領(lǐng)域，尤其涉及一種三維高密度扇出型封裝結(jié)構(gòu)及其制造方法。

背景技術(shù)

三維集成電路封裝具有很多優(yōu)點(diǎn)，例如，封裝密度高，占用面積小。現(xiàn)有技術(shù)中存在多種三維集成電路封裝結(jié)構(gòu)及三維集成電路封裝方法。

圖1示出了一種現(xiàn)有技術(shù)的PoP(封裝上的封裝)封裝結(jié)構(gòu)的橫截面示意圖。PoP封裝采用兩個(gè)封裝體疊加的方式制作，包括頂部封裝體101和底部封裝體102，總厚度接近1.4mm。頂部封裝體101包含層疊芯片103。頂部封裝體101和底部封裝體102各包含一個(gè)電路板(電路板厚度0.3mm)和一組焊球104(焊球高度0.25mm)。這種PoP封裝采用兩個(gè)封裝體疊加的方式制作，上下封裝體可能產(chǎn)自不同廠家。每個(gè)封裝體中電路板產(chǎn)自不同廠家。供應(yīng)鏈冗長，供應(yīng)商管理復(fù)雜。

圖2示出了一種現(xiàn)有技術(shù)的扇出型PoP封裝結(jié)構(gòu)的橫截面示意圖。扇出型PoP封裝采用兩個(gè)封裝體疊加的方式制作，包括上封裝體201和扇出封裝體202。上封裝體201中包含一個(gè)電路板(電路板厚度0.25mm)和一組焊球(焊球高度0.15mm)。上封裝體201的高度B1一般為0.55mm，最低為0.5mm；扇出封裝體202的高度A2一般為0.25mm；焊球203的高度A1一般為0.15mm最低為0.1mm，扇出型PoP封裝的總厚度接近0.95mm，最低為0.85mm。這種扇出型PoP封裝采用兩個(gè)封裝體疊加的方式制作，上下封裝體可能產(chǎn)自不同廠家，封裝體中電路板也產(chǎn)自其他廠家。供應(yīng)鏈同樣冗長，供應(yīng)商管理也很復(fù)雜。

另一種現(xiàn)有的三維集成電路封裝技術(shù)是3D高密度封裝技術(shù)，這種技術(shù)采用TSV結(jié)構(gòu)，成本大幅度增加，雖然技術(shù)產(chǎn)生很多年，但一直沒有形成大批量生產(chǎn)。這種3D高密度封裝還需考慮上下多層芯片的協(xié)同設(shè)計(jì)與制作，為芯片設(shè)計(jì)和生產(chǎn)造成了極大難度，需要不同廠家統(tǒng)一設(shè)計(jì)規(guī)格和技術(shù)要求，難度極高。

中國專利申請CN103681606A公開了一種3D封裝結(jié)構(gòu)，如圖3所示，封裝結(jié)構(gòu)中包含半導(dǎo)體管芯120，半導(dǎo)體管芯120上面還包另一個(gè)封裝結(jié)構(gòu)110。封裝結(jié)構(gòu)110含有另一個(gè)半導(dǎo)體管芯112/111以及相應(yīng)的互聯(lián)結(jié)構(gòu)118等。通過焊料層形成的各個(gè)連接件119，使封裝結(jié)構(gòu)110同半導(dǎo)體管芯120可以通過金屬線136等結(jié)構(gòu)互聯(lián)。最終形成三維結(jié)構(gòu)的封裝體。該專利申請公開的3D封裝結(jié)構(gòu)中封裝體內(nèi)部包含一個(gè)小的封裝結(jié)構(gòu)110。半導(dǎo)體管芯112/111通過引線113/114同互聯(lián)結(jié)構(gòu)117相連。互聯(lián)結(jié)構(gòu)117包含金屬線和通孔。封裝結(jié)構(gòu)110通過焊料層形成的各個(gè)連接件119，同半導(dǎo)體管芯120進(jìn)行互聯(lián)。芯片與芯片之間的互聯(lián)結(jié)構(gòu)復(fù)雜。

中國專利申請CN106684055A公開了一種扇出型晶圓級封裝結(jié)構(gòu)，如圖4所示，該扇出型封裝結(jié)構(gòu)包含由焊盤31、第一介電層32、金屬布線層33和下金屬化層34組成的金屬布線層3，金屬布線層3上面帶有凸塊保護(hù)結(jié)構(gòu)的倒裝芯片4和第一凸塊5，金屬布線層3余倒裝芯片4之間包裹塑封層6，金屬布線層3下面帶有第二凸塊7。該專利申請公開的封裝結(jié)構(gòu)為平面二維封裝結(jié)構(gòu)，而非三維封裝結(jié)構(gòu)。

PCT國際專利申請WO2013097582A1公開了另一種芯片上倒裝芯片封裝，如圖5所示該封裝結(jié)構(gòu)為引線框架封裝結(jié)構(gòu)，需要先制作引線框架，然后再貼裝芯片。在結(jié)構(gòu)中沒有多層導(dǎo)電線路和多層絕緣樹脂，無法做到高密封裝。