[發明專利]半導體器件的互連線結構及半導體器件的互連線制造方法

在審

• 申請號: 201711195069.4
• 申請日: 2017-11-24
• 公開（公告）號: CN107910294A
• 公開（公告）日: 2018-04-13
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/538
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 智云

1.一種半導體器件的互連線制造方法，其特征在于，所述半導體器件的互連線制造方法包括：

提供一襯底，所述襯底上形成有一介質層；

形成一圖案化刻蝕阻擋層在所述介質層上，所述圖案化刻蝕阻擋層具有一開口，所述開口暴露出部分所述介質層；

利用一刻蝕劑刻蝕位于所述開口中的所述介質層，以形成一凹槽在所述介質層中，其中，在刻蝕形成所述凹槽的過程中同時生成一鈍化薄膜并附著在所述介質層位于所述凹槽內的側壁上，利用所述鈍化薄膜的分隔使所述刻蝕劑不側蝕所述介質層位于所述凹槽側壁的部分；及

填充一金屬互連線于所述凹槽中。

2.如權利要求1所述的半導體器件的互連線制造方法，其特征在于，所述鈍化薄膜的組成不完全相同于所述介質層的組成，所述鈍化薄膜和所述介質層的組成元素皆包含硅基。

3.如權利要求1所述的半導體器件的互連線制造方法，其特征在于，所述刻蝕劑的材料包含四氟甲烷和三氟甲烷。

4.如權利要求3所述的半導體器件的互連線制造方法，其特征在于，所述四氟甲烷和所述三氟甲烷的比例介于45:120至100:65之間。

5.如權利要求4所述的半導體器件的互連線制造方法，其特征在于，所述四氟甲烷和所述介質層中暴露在所述開口中的部分反應，以消耗所述介質層；所述三氟甲烷和所述介質層中暴露在所述開口中的部分反應，以形成所述鈍化薄膜附著在所述介質層位于所述凹槽內的側壁上。

6.如權利要求1所述的半導體器件的互連線制造方法，其特征在于，在填充所述金屬互連線之前，所述半導體器件的互連線制造方法還包括：

去除所述圖案化刻蝕阻擋層和所述鈍化薄膜。

7.如權利要求6所述的半導體器件的互連線制造方法，其特征在于，在去除所述鈍化薄膜的步驟后，所形成的所述凹槽的側壁和底壁之間的空隙夾角大于等于90°。

8.如權利要求6所述的半導體器件的互連線制造方法，其特征在于，在去除所述鈍化薄膜的步驟后，所述凹槽的寬度介于80nm～125nm，所述凹槽的深度介于200nm～300nm。

9.如權利要求6所述的半導體器件的互連線制造方法，其特征在于，所述金屬互連線沿著所述凹槽的邊界填充所述凹槽，以使所述金屬互連線的側壁與所述凹槽的側壁貼合。

10.如權利要求6所述的半導體器件的互連線制造方法，其特征在于，所述金屬互連線的材料包含銅，填充所述金屬互連線于所述凹槽中的步驟包括：

覆蓋一銅籽晶層在所述介質層上，所述銅籽晶層還覆蓋所述凹槽的底壁和側壁；

覆蓋一銅電鍍層在所述銅籽晶層上，所述銅電鍍層還填充所述凹槽；及

研磨所述銅電鍍層和所述銅籽晶層至暴露出所述介質層，以形成所述金屬互連線。

11.如權利要求1所述的半導體器件的互連線制造方法，其特征在于，附著在所述凹槽的側壁上的所述鈍化薄膜構成一接觸窗口，在刻蝕所述介質層的步驟后，所形成的所述接觸窗口的側壁和底壁之間的空隙夾角大于等于90°。

12.如權利要求11所述的半導體器件的互連線制造方法，其特征在于，所述金屬互連線沿著所述接觸窗口的邊界填充所述接觸窗口，以使所述金屬互連線的側壁與所述接觸窗口的側壁貼合。

13.如權利要求11所述的半導體器件的互連線制造方法，其特征在于，在填充所述金屬互連線之前，所述半導體器件的互連線制造方法還包括：

去除所述圖案化刻蝕阻擋層。

14.如權利要求11所述的半導體器件的互連線制造方法，其特征在于，所述金屬互連線的材料包含銅，填充所述金屬互連線于所述接觸窗口中的步驟包括：

覆蓋一銅籽晶層在所述介質層上，所述銅籽晶層還覆蓋所述接觸窗口的底壁和側壁；

覆蓋一銅電鍍層在所述銅籽晶層上，所述銅電鍍層還填充所述接觸窗口；及

研磨所述銅電鍍層和所述銅籽晶層至暴露出所述介質層，以形成所述金屬互連線。

15.如權利要求1所述的半導體器件的互連線制造方法，其特征在于，所述襯底中形成有一金屬插塞，所述凹槽貫穿所述介質層并暴露出所述金屬插塞。