[發(fā)明專利]DSP處理器數(shù)據(jù)存儲(chǔ)器主動(dòng)容錯(cuò)方法和裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201711192783.8
• 申請(qǐng)日: 2017-11-24
• 公開（公告）號(hào): CN107992376B
• 公開（公告）日: 2020-10-30
• 發(fā)明（設(shè)計(jì)）人: 曹輝;何衛(wèi)強(qiáng);于飛
• 申請(qǐng)（專利權(quán)）人: 西安微電子技術(shù)研究所
• 主分類號(hào): G06F11/07
• 分類號(hào): G06F11/07;G06F9/38
• 代理公司: 西安通大專利代理有限責(zé)任公司 61200
• 代理人: 李宏德

本發(fā)明提供DSP處理器數(shù)據(jù)存儲(chǔ)器主動(dòng)容錯(cuò)方法和裝置，裝置設(shè)置在DSP處理器核流水線和核內(nèi)數(shù)據(jù)存儲(chǔ)器之間，用于數(shù)據(jù)存儲(chǔ)器主動(dòng)容錯(cuò)刷新；包括，用于加載數(shù)據(jù)存儲(chǔ)器的LOAD指令譯碼、用于寫數(shù)據(jù)存儲(chǔ)器的STORE指令譯碼、隊(duì)列訪問模塊、RSEC指令譯碼模塊、數(shù)據(jù)存儲(chǔ)器、數(shù)據(jù)糾檢錯(cuò)模塊、通用的寄存器文件、可糾正錯(cuò)狀態(tài)寄存器、循環(huán)Record隊(duì)列、數(shù)據(jù)存儲(chǔ)器寫操作模塊和用于硬中斷處理的中斷處理模塊；通過合適的流水線劃分，基本不影響DSP處理器的頻率性能。本發(fā)明可靈活控制硬件對(duì)容錯(cuò)的處理策略和時(shí)機(jī)，以較低成本滿足系統(tǒng)可靠性，保證DSP處理器在出錯(cuò)異常情況下的執(zhí)行效率。

技術(shù)領(lǐng)域

本發(fā)明屬于微電子技術(shù)領(lǐng)域，涉及高可靠、高性能處理器容錯(cuò)結(jié)構(gòu)，具體為DSP處理器數(shù)據(jù)存儲(chǔ)器主動(dòng)容錯(cuò)方法和裝置。

背景技術(shù)

存儲(chǔ)器是現(xiàn)代處理器中最敏感的部件。尤其是隨著半導(dǎo)體制造工藝的持續(xù)進(jìn)步，集成電路的特征尺寸急劇縮小。一方面，納米集成電路中不斷降低的電源電壓、不斷提高的工作頻率、持續(xù)減小的節(jié)點(diǎn)電容和高速增長的芯片晶體管容量使得存儲(chǔ)器單元對(duì)工作環(huán)境越來越敏感。當(dāng)存儲(chǔ)器電路受到高能粒子撞擊、電源噪聲、電磁影響或宇宙射線影響，導(dǎo)致芯片的存儲(chǔ)單元中存儲(chǔ)的內(nèi)容被瞬態(tài)或永久破壞。另一方面，片上存儲(chǔ)器集成了大量的晶體管，通常占用了整個(gè)處理器中大量的面積。大量的晶體管和面積增加了存儲(chǔ)器受到干擾產(chǎn)生錯(cuò)誤的可能，降低了器件的整體可靠性。因此，為了提高處理器的可靠性，對(duì)片內(nèi)存儲(chǔ)器進(jìn)行針對(duì)性地加固，是ASIC設(shè)計(jì)和處理器設(shè)計(jì)中重要的可靠性課題。而且，在許多要求可靠性要求并不高的處理器中，也只對(duì)片上存儲(chǔ)器的加固以提高可靠性。

對(duì)存儲(chǔ)器的可靠性加固設(shè)計(jì)，有工藝級(jí)、器件版圖級(jí)以及系統(tǒng)級(jí)的加固措施。系統(tǒng)級(jí)的加固因?yàn)榫哂休^高的保護(hù)級(jí)別，與具體的實(shí)現(xiàn)工藝無關(guān)，是較為常用的加固措施。系統(tǒng)級(jí)加固措施包括采用奇偶校驗(yàn)碼或者ECC校驗(yàn)碼進(jìn)行差錯(cuò)校驗(yàn)編碼保護(hù)，以及增加冗余存儲(chǔ)行列進(jìn)行內(nèi)建自修復(fù)、關(guān)閉空閑存儲(chǔ)單元、提前寫回?cái)?shù)據(jù)塊和故障區(qū)隔離等技術(shù)。多核DSP處理器由于面向數(shù)據(jù)密集處理和交換的圖像處理、信號(hào)處理等應(yīng)用領(lǐng)域，具有實(shí)時(shí)性和高吞吐率的特點(diǎn)。

目前公開的文獻(xiàn)中，大多數(shù)針對(duì)中央處理器(CPU)類型的電子器件內(nèi)存儲(chǔ)器進(jìn)行容錯(cuò)加固，鮮有提及對(duì)數(shù)字信號(hào)處理器(DSP)類型的電子器件的存儲(chǔ)器容錯(cuò)措施。文獻(xiàn)[Gaisler,2002]公開的“A portable and fault-tolerant microprocessor based onthe sparc v8 architecture”公布了一種數(shù)據(jù)存儲(chǔ)器加固方法。當(dāng)數(shù)據(jù)被訪問時(shí)，對(duì)數(shù)據(jù)進(jìn)行“奇偶校驗(yàn)”，如果校驗(yàn)數(shù)據(jù)錯(cuò)誤，就將數(shù)據(jù)“作廢”，并從外部存儲(chǔ)器中重新訪問該數(shù)據(jù)。該方法是一種“被動(dòng)”容錯(cuò)的方法，對(duì)于片上單核或共享存儲(chǔ)器的少數(shù)處理器核集成可行，但是對(duì)于基于片上網(wǎng)絡(luò)(NoC，Network-on-Chip)互聯(lián)的處理器而言，通過片上網(wǎng)絡(luò)訪問外部存儲(chǔ)器會(huì)有使DSP處理器有較大的等待延遲。另外，DSP處理器面向數(shù)據(jù)流處理，一旦數(shù)據(jù)錯(cuò)誤，就要訪問外部存儲(chǔ)器，會(huì)導(dǎo)致DSP數(shù)據(jù)流斷開，不利于提高DSP處理器性能。該文獻(xiàn)同時(shí)公布了一種流水線處理方法，當(dāng)存儲(chǔ)器內(nèi)讀出的操作數(shù)檢測(cè)到可糾正的錯(cuò)誤時(shí)，將流水線清空，并將糾正后的數(shù)據(jù)寫回存儲(chǔ)器。當(dāng)流水線較長時(shí)，數(shù)據(jù)的糾檢錯(cuò)過程位于“寫回”操作之前，需要清空的指令較多。但是，如果后續(xù)指令如果和當(dāng)前指令結(jié)果沒有相關(guān)時(shí)，是可以繼續(xù)執(zhí)行的。簡單的清空流水線操作會(huì)使已經(jīng)進(jìn)入流水線的指令“浪費(fèi)”掉。

多數(shù)DSP處理器都只有一級(jí)存儲(chǔ)器結(jié)構(gòu)，如Freescale公司2005年公開的“MSC8102Technical Data”，Philips公司2000年公開的“TriMedia TM-1300”，Texas Instruments公司2000年公開的“TMS320C6000 CPU and Instruction Set Reference Guide”，其對(duì)數(shù)據(jù)存儲(chǔ)器不及時(shí)更新回寫，會(huì)導(dǎo)致存儲(chǔ)器錯(cuò)誤的累積效應(yīng)。如果為了避免錯(cuò)誤事件，禁用片上一級(jí)存儲(chǔ)，從外部存儲(chǔ)器取數(shù)，雖然能夠獲取正確的數(shù)據(jù)，但是會(huì)導(dǎo)致很大的訪存延遲，不利于DSP處理器性能的發(fā)揮。

發(fā)明內(nèi)容