[發明專利]水平納米線半導體器件

有效

• 申請號: 201711191237.2
• 申請日: 2017-11-24
• 公開（公告）號: CN108231590B
• 公開（公告）日: 2023-03-14
• 發明（設計）人: K·沃斯汀;H·梅爾騰斯
• 申請（專利權）人: IMEC非營利協會
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 王穎;江磊

1.一種形成包含水平納米線的半導體器件的方法，該方法包括：

在基片上沉積多層堆疊，所述多層堆疊包含交替的第一犧牲層和納米線材料的層，

在多層堆疊中形成至少一個鰭片，

圍繞至少一個鰭片施加額外的犧牲層，使得所得的犧牲層圍繞整個納米線材料形成，以及

由所得的犧牲層在納米線材料的末端圍繞納米線材料形成納米線間隔，其中部分所得的犧牲層被各向同性地除去。

2.如權利要求1所述的方法，其特征在于，在施加額外的犧牲層后，施加偽柵極堆疊。

3.如權利要求2所述的方法，其特征在于，源極或漏極區域緊鄰納米線間隔施加，這樣納米線間隔位于偽柵極堆疊和源極或漏極區域之間。

4.如權利要求1所述的方法，其特征在于，形成至少一個鰭片的步驟包括蝕刻或STI凹陷。

5.如權利要求1所述的方法，其特征在于，在形成納米線間隔的過程中，部分所得的犧牲層被選擇性地除去。

6.如權利要求1所述的方法，其特征在于，使用保形沉積施加額外的犧牲層。

7.如權利要求1所述的方法，其還包括對所得的犧牲層進行蝕刻，以得到水平納米線。

8.如權利要求7所述的方法，其還包括圍繞納米線施加柵極堆疊。