[發明專利]一種具有動態診斷故障能力的高速脈沖量采集電路

有效

• 申請號: 201711190860.6
• 申請日: 2017-11-24
• 公開（公告）號: CN108107866B
• 公開（公告）日: 2020-07-28
• 發明（設計）人: 冷強;王嵚峰;劉志凱;梁成華;王冬;冀苗苗
• 申請（專利權）人: 中核控制系統工程有限公司
• 主分類號: G05B23/02
• 分類號: G05B23/02
• 代理公司: 核工業專利中心 11007
• 代理人: 呂巖甲

1.一種具有動態診斷故障能力的高速脈沖量采集電路，其特征在于：光耦O26的前端輸入二極管正極串接電阻R59并連接到光耦O47輸出端的發射極和光耦O3輸出端的發射極，光耦O26的前端輸入二極管負極接通道輸入的信號地，光耦O26輸出端的光耦輸出電源端管腳接FPGA的3.3V供電電源正極，光耦O26輸出端的光耦輸出接地端管腳接FPGA的3.3V供電電源負極，光耦O26輸出端的光耦輸出管腳串接電阻R79到FPGA管腳，光耦O26輸出端的光耦輸出管腳與電源地跨接表貼陶瓷電容C77進行輸入信號濾波，光耦O26輸出端的光耦輸出電源端管腳和光耦輸出接地端管腳跨接表貼陶瓷電容C78進行供電電源濾波；光耦O3的輸入側二極管正極通過電阻R13接3.3V上拉電源正極，光耦O3的輸入側二極管負極接FPGA的IO管腳，光耦O3的輸出端的集電極接現場的信號輸入正極，再與現場的信號輸入正與輸入地之間并聯一個雙向TVS管；光耦O47的輸入側二極管正極通過電阻R116接3.3V上拉電源正極；光耦O25的前端輸入的二極管正極串接電阻R55上拉到FPGA電源正極，光耦O25的前端輸入的二極管負極串接電阻R56到FPGA的IO管腳，光耦O25輸出端的光耦輸出電源端管腳接通道信號的5V供電電源正極，光耦O25輸出端的光耦輸出接地端管腳接通道信號的5V供電電源負極，光耦O25輸出端的光耦輸出管腳串接電阻R80到光耦O47的輸出端集電極，光耦O25輸出端的光耦輸出管腳與電源地跨接表貼陶瓷電容C6進行輸入信號濾波，光耦O25輸出端的光耦輸出電源端管腳和光耦輸出接地端管腳跨接表貼陶瓷電容C2進行供電電源濾波。

2.根據權利要求1所述的具有動態診斷故障能力的高速脈沖量采集電路，其特征在于：所述的光耦O26的導通閾值在3～5V范圍內。

3.根據權利要求1所述的具有動態診斷故障能力的高速脈沖量采集電路，其特征在于：所述的電阻R79的阻值為10Ω。

4.根據權利要求1所述的具有動態診斷故障能力的高速脈沖量采集電路，其特征在于：所述的表貼陶瓷電容C77為15pF。

5.根據權利要求1所述的具有動態診斷故障能力的高速脈沖量采集電路，其特征在于：所述的表貼陶瓷電容C78為100nF。

6.根據權利要求1所述的具有動態診斷故障能力的高速脈沖量采集電路，其特征在于：所述的電阻R80的阻值為10Ω。

7.根據權利要求1所述的具有動態診斷故障能力的高速脈沖量采集電路，其特征在于：所述的表貼陶瓷電容C6為15pF。

8.根據權利要求1所述的具有動態診斷故障能力的高速脈沖量采集電路，其特征在于：所述的表貼陶瓷電容C2為100nF。

9.根據權利要求1所述的具有動態診斷故障能力的高速脈沖量采集電路，其特征在于：該電路應用在核電安全級DCS系統中，系統采用的是雙FPGA架構，包括處理FPGA和診斷FPGA，脈沖量輸入后分雙通道，雙通道分別接至處理FPGA和診斷FPGA，光耦O26輸出端的光耦輸出管腳串接電阻R79后分兩路送往處理FPGA和診斷FPGA。

10.根據權利要求1所述的具有動態診斷故障能力的高速脈沖量采集電路，其特征在于：動態診斷實現如下：控制光耦O3關閉輸入通道，然后控制光耦O47開關診斷通道，FPGA輸入脈沖信號，此時光耦O25的輸出接到光耦O26的輸入側，脈沖信號通過打開關斷光耦O26將信號傳遞至光耦O26輸出端的光耦輸出管腳，然后FPGA能正確接收到相應的脈沖個數則判斷為正常狀態，反之則為故障態；在沒有動態診斷的時候，光耦O3處于打開的狀態，信號由FPGA發出，此時為邏輯低電平，光耦O3的光耦輸出集電極管腳和光耦輸出發射極管腳處于導通狀態，待測高速脈沖信號的正極信號則由光耦O3的光耦輸出發射極管腳至光耦輸出集電極管腳流向通道采集光耦O26，負極接通道電源地；光耦O26的輸入邏輯與輸出邏輯相反，則當脈沖信號打開采集光耦O26時，光耦O26輸出端的光耦輸出管腳的電平則由高變低；正常外輸入為低時，光耦O26未打開，FPGA讀回一個值為常高的信號，當外輸入為一個高電平脈沖信號時，FPGA讀回一個有效值為低的脈沖信號。