[發(fā)明專利]用于提高p型和N型FinFET性能的混合方案有效
| 申請?zhí)枺?/td> | 201711190759.0 | 申請日: | 2017-11-24 |
| 公開(公告)號: | CN109427892B | 公開(公告)日: | 2022-05-17 |
| 發(fā)明(設(shè)計)人: | 江國誠;朱熙甯;蔡慶威;程冠倫;王志豪 | 申請(專利權(quán))人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L21/336 |
| 代理公司: | 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409 | 代理人: | 章社杲;李偉 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 提高 finfet 性能 混合 方案 | ||
一種方法包括蝕刻混合襯底以形成延伸至混合襯底中的凹槽?;旌弦r底包括具有第一表面取向的第一半導(dǎo)體層、位于第一半導(dǎo)體層上方的介電層以及具有與第一表面取向不同的第二表面取向的第二半導(dǎo)體層。在蝕刻之后,第一半導(dǎo)體層的頂面暴露于凹槽。間隔件形成在凹槽的側(cè)壁上。間隔件接觸介電層的側(cè)壁和第二半導(dǎo)體層的側(cè)壁。進(jìn)行外延以從第一半導(dǎo)體層生長外延半導(dǎo)體區(qū)域。去除間隔件。本發(fā)明實施例涉及用于提高p型和N型FinFET性能的混合方案。
技術(shù)領(lǐng)域
本發(fā)明實施例涉及用于提高p型和N型FinFET性能的混合方案。
背景技術(shù)
隨著集成電路日漸按比例縮小并對集成電路的速度要求日益增加,需要晶體管在尺寸越來越小的同時具有更高的器件電流。因此開發(fā)了鰭式場效應(yīng)晶體管(FinFET)。在常規(guī)的FinFET形成工藝中,可以通過在硅襯底中形成溝槽,利用介電材料填充溝槽以形成淺溝槽隔離(STI)區(qū)域,然后凹進(jìn)STI區(qū)域的頂部部分來形成半導(dǎo)體鰭。因此,STI區(qū)域的凹進(jìn)部分之間的硅襯底部分形成半導(dǎo)體鰭,在半導(dǎo)體鰭上形成FinFET。
發(fā)明內(nèi)容
根據(jù)本發(fā)明的一些實施例,提供了一種形成半導(dǎo)體器件的方法,包括:蝕刻混合襯底以形成延伸至所述混合襯底內(nèi)的凹槽,其中,所述混合襯底包括:第一半導(dǎo)體層,具有第一表面取向;介電層,位于所述第一半導(dǎo)體層上方;和第二半導(dǎo)體層,具有與所述第一表面取向不同的第二表面取向,其中,在所述蝕刻之后,所述第一半導(dǎo)體層的頂面暴露于所述凹槽;在所述凹槽的側(cè)壁上形成間隔件,其中,所述間隔件接觸所述介電層的側(cè)壁和所述第二半導(dǎo)體層的側(cè)壁;實施外延以從所述第一半導(dǎo)體層生長外延半導(dǎo)體區(qū)域;以及去除所述間隔件。
根據(jù)本發(fā)明的另一些實施例,還提供了一種形成半導(dǎo)體器件的方法,包括:蝕刻混合襯底以形成凹槽,其中,所述凹槽穿透上半導(dǎo)體層和介電層,其中,位于所述介電層下面的下半導(dǎo)體層的頂面暴露于所述凹槽;在所述凹槽的側(cè)壁上形成豎直間隔件;實施外延以從所述下半導(dǎo)體層生長外延半導(dǎo)體區(qū)域;蝕刻所述豎直間隔件,從而通過間隙將所述外延半導(dǎo)體區(qū)域與所述上半導(dǎo)體層和所述介電層間隔開;以及進(jìn)行圖案化步驟以形成第一帶和第二帶,其中,所述第一帶包括所述上半導(dǎo)體層的一部分、所述介電層的一部分以及所述下半導(dǎo)體層的一部分,并且所述第二帶包括所述外延半導(dǎo)體區(qū)域的一部分。
根據(jù)本發(fā)明的又一些實施例,還提供了一種半導(dǎo)體器件,包括:塊狀半導(dǎo)體層,具有第一頂面取向;第一半導(dǎo)體帶和第二半導(dǎo)體帶,位于所述塊狀半導(dǎo)體層上方并連接至所述塊狀半導(dǎo)體層,其中,所述第一半導(dǎo)體帶和所述第二半導(dǎo)體帶具有不同的頂面取向;隔離區(qū)域,介于所述第一半導(dǎo)體帶與所述第二半導(dǎo)體帶之間,所述隔離區(qū)域包括從所述隔離區(qū)域的底面向下突出的突出部分,其中,所述底面在所述隔離區(qū)域的突出部分的相對兩側(cè)上;第一源極/漏極區(qū)域,覆蓋所述第一半導(dǎo)體帶,其中,所述第一源極/漏極區(qū)域是n型鰭式場效應(yīng)晶體管(FinFET)的一部分;以及第二源極/漏極區(qū)域,覆蓋所述第二半導(dǎo)體帶,其中,所述第二源極/漏極區(qū)域是p型FinFET的一部分。
附圖說明
當(dāng)結(jié)合附圖進(jìn)行閱讀時,根據(jù)下面詳細(xì)的描述可以最佳地理解本發(fā)明的各個方面。應(yīng)該注意,根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐,各種部件沒有被按比例繪制。實際上,為了清楚的討論,各種部件的尺寸可以被任意增加或減少。
圖1至圖16示出根據(jù)一些實施例的形成鰭式場效應(yīng)晶體管(FinFET)的中間階段的截面圖和透視圖。
圖17A示出根據(jù)一些實施例的作為鰭寬度的函數(shù)的電子遷移率。
圖17B示出根據(jù)一些實施例的作為鰭寬度的函數(shù)的空穴遷移率。
圖18示出根據(jù)一些實施例的形成FinFET的工藝流程。
具體實施方式
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺灣積體電路制造股份有限公司,未經(jīng)臺灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201711190759.0/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L29-00 專門適用于整流、放大、振蕩或切換,并具有至少一個電位躍變勢壘或表面勢壘的半導(dǎo)體器件;具有至少一個電位躍變勢壘或表面勢壘,例如PN結(jié)耗盡層或載流子集結(jié)層的電容器或電阻器;半導(dǎo)體本體或其電極的零部件
H01L29-02 .按其半導(dǎo)體本體的特征區(qū)分的
H01L29-40 .按其電極特征區(qū)分的
H01L29-66 .按半導(dǎo)體器件的類型區(qū)分的
H01L29-68 ..只能通過對一個不通有待整流、放大或切換的電流的電極供給電流或施加電位方可進(jìn)行控制的
H01L29-82 ..通過施加于器件的磁場變化可控的





