[發(fā)明專利]一種可替換數(shù)字式和模擬式電能質(zhì)量監(jiān)測裝置及方法

在審

• 申請?zhí)枺?/td>: 201711188623.6
• 申請日: 2017-11-24
• 公開（公告）號: CN107942168A
• 公開（公告）日: 2018-04-20
• 發(fā)明（設(shè)計）人: 陳昌友;陳列新
• 申請（專利權(quán)）人: 南京易司拓電力科技股份有限公司
• 主分類號: G01R31/00
• 分類號: G01R31/00
• 代理公司: 南京源古知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)32300
• 代理人: 馬曉輝

1.一種可替換數(shù)字式和模擬式電能質(zhì)量監(jiān)測裝置，應(yīng)用于傳統(tǒng)變電站和智能變電站，其特征在于，包括：

SV采樣板：負責(zé)將輸入的數(shù)字信號轉(zhuǎn)換成預(yù)設(shè)制式的數(shù)字信號，并將轉(zhuǎn)換后的數(shù)字信號發(fā)送至FPGA采樣控制芯片；

模擬采樣板：負責(zé)將接收到的模擬信號轉(zhuǎn)換成預(yù)設(shè)制式的數(shù)字信號并將轉(zhuǎn)換后的數(shù)字信號發(fā)送至FPGA采樣控制芯片；所述模擬采樣板為硬件方式頻率跟蹤采樣電路，跟蹤每周波512點及1024點的采樣率；

FPGA采樣控制芯片：負責(zé)控制并同步模擬采樣板或SV采樣板的轉(zhuǎn)換后的數(shù)字采樣信號，并將采樣信號發(fā)送 至DSP計算芯片；

DSP計算芯片：模擬采樣方式下，所述DSP計算芯片負責(zé)接受FPGA采樣控制芯片傳遞的整10周波數(shù)據(jù)計算電壓電流有效值，并且計算其他電能質(zhì)量指標(biāo)；SV采樣方式時，所述DSP計算芯片負責(zé)接收FPGA采樣控制芯片傳遞的固定間隔的采樣值，計算頻率值和諧波分析和其他電能質(zhì)量指標(biāo)； 所述DSP計算芯片將計算好的信息發(fā)送至核心處理模塊 ；

核心處理模塊：負責(zé)獲取DSP計算芯片的10周波數(shù)據(jù)、暫態(tài)信息、閃變數(shù)據(jù)；從而進行電能質(zhì)量數(shù)據(jù)的統(tǒng)計分析、存儲、展示、通信，并將信號傳輸入IEC61850站控層；

所述SV采樣板輸出端與FPGA采樣控制模塊的IO相連接；模擬采樣板輸出端經(jīng)數(shù)據(jù)總線與FPGA采樣控制芯片輸入端相連；所述FPGA采樣控制芯片的輸出端與DSP計算芯片的輸入端相連；所述DSP計算芯片輸出端與核心處理模塊的輸入端相連。

2.按照權(quán)利要求1所述的一種可替換數(shù)字式和模擬式電能質(zhì)量監(jiān)測裝置，其特征在于：所述核心處理模塊為雙核處理器OMAP138。

3.按照權(quán)利要求1所述的一種可替換數(shù)字式和模擬式電能質(zhì)量監(jiān)測裝置，其特征在于：電路信號傳輸入模擬采樣板中依次經(jīng)過40K精密電阻采樣，2mA/2mA電流互感器隔離，電流經(jīng)5A/2mA電流互感器轉(zhuǎn)換，最后通過16位AD7706模數(shù)轉(zhuǎn)換后輸出。

4.一種可替換數(shù)字式和模擬式電能質(zhì)量監(jiān)測的方法，利用如權(quán)利要求1-3任一權(quán)利要求所述的裝置，其特征在于：包括以下步驟：

步驟一：信號采樣：采樣的信號為數(shù)字和/或模擬信號；采樣數(shù)字信號為SV采樣板接收通過以太網(wǎng)傳輸?shù)暮喜卧膱笪男盘?，并將報文信號轉(zhuǎn)換為預(yù)設(shè)制式的數(shù)字信號；采樣模擬信號是模擬采樣板接收[M1] 分別經(jīng)過電阻采樣、電流互感器隔離與互感，通過AD模數(shù)轉(zhuǎn)換轉(zhuǎn)換成預(yù)設(shè)制式的數(shù)字信號；

步驟二：信號控制；將步驟一中轉(zhuǎn)換成的預(yù)設(shè)制式的數(shù)字信號傳輸人FPGA采樣控制芯片；具體為：FPGA采樣控制芯片經(jīng)數(shù)據(jù)總線接收SV采樣板傳輸?shù)臄?shù)字信號，F(xiàn)PGA采樣控制芯片經(jīng)控制總線控制SV采樣模塊重啟、索要配置信息、下發(fā)配置信息；FPGA采樣控制芯片經(jīng)數(shù)據(jù)總線接收模擬采樣板的采樣數(shù)據(jù)，并接收模擬采樣板的頻率采樣電路的計數(shù)值，同步計算實時頻率值；FPGA采樣控制芯片將采樣信號發(fā)送 DSP計算芯片；

步驟三：DSP計算：DSP計算芯片接收FPGA采樣控制芯片傳輸過來的采樣信號；DSP計算模塊以UPP機制接收采樣數(shù)據(jù)，采用“基于漢寧窗函數(shù)的比較法”方法計算SV采樣數(shù)據(jù)頻率值和諧波值；所述DSP計算模塊采用插值方式計算非2N次的諧波值，兼容不同采樣率下的諧波計算及其諧波頻譜泄漏問題；

步驟四：核心處理模塊進行處理；所述核心處理模塊采用雙核處理器OMP138，以雙核通訊機制獲取DSP計算模塊的10周波數(shù)據(jù)、暫態(tài)信息、閃變數(shù)據(jù)，核心處理模塊進行電能質(zhì)量數(shù)據(jù)的統(tǒng)計分析、存儲、展示、通信，支持IEC61850站控層的接入。

5.按照如權(quán)利要求4所述的一種可替換數(shù)字式和模擬式電能質(zhì)量監(jiān)測的方法，其特征在于：所述模擬采樣按硬件頻率跟蹤方式采樣，每周波采樣512點或1024點;SV采樣按固定間隔方式采樣，采樣率4k/s或12.8k/s。