[發明專利]具有檢查所選擇的存儲器訪問的硬件檢查單元的集成電路

有效

• 申請號: 201711181664.2
• 申請日: 2017-11-23
• 公開（公告）號: CN108108262B
• 公開（公告）日: 2023-10-24
• 發明（設計）人: J.格拉迪高;S.博爾克;S.胡夫納格爾
• 申請（專利權）人: 羅伯特·博世有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 胡莉莉;杜荔南

1.一種集成電路（101、101'），其具有處理器單元（110）、硬件檢查單元（120）和數據源（140、130），其中，所述處理器單元在大量存儲器訪問其間分別訪問來自所述數據源（140、130）的數據，其中所述硬件檢查單元（120）被設立為檢查所述大量存儲器訪問中的所選擇的存儲器訪問的數據。

2.根據權利要求1所述的集成電路（101、101'），其中，所述硬件檢查單元（120）被設立為按照選擇標準來選擇所選擇的存儲器訪問。

3.根據權利要求2所述的集成電路（101、101'），其中，所述選擇標準包括存儲地址和/或總線-主機識別和/或線程識別和/或軟件識別。

4.根據上述權利要求之一所述的集成電路（101、101'），其中，所述檢查包括：計算（223、323）所述數據的校驗和并且將所述數據的校驗和與所存儲的比較校驗和進行比較。

5.根據權利要求4所述的集成電路（101、101'），其中，所述比較校驗和存儲在所述硬件檢查單元（120）的本地存儲器單元（121）中。

6.根據權利要求4或5所述的集成電路（101、101'），其中，所述硬件檢查單元（120）被設立為在首次訪問所述數據時計算并且存儲（211、212、311、312）所述比較校驗和。

7.根據上述權利要求之一所述的集成電路（101、101'），其中，所述硬件檢查單元（120）被設立為逐塊地檢查所選擇的存儲器訪問的數據。

8.根據權利要求7所述的集成電路（101、101'），其中，塊大小對應于所述處理器單元（110）的行緩存的大小。

9.根據上述權利要求之一所述的集成電路（101、101'），其中，所述數據源（140、130）包括所述集成電路（101、101'）的內部存儲裝置（140）和/或與外部存儲裝置（150）的接口（130）。

10.根據上述權利要求之一所述的集成電路（101、101'），其中，所述硬件檢查單元（120）被切換到所述處理器單元（110）與所述存儲器單元（140、150）之間的訪問路徑中，和/或其中，所述硬件檢查單元（120）以數據傳輸的方式與所述集成電路的數據網絡（130）連接。

11.根據上述權利要求之一所述的集成電路（101、101'），其中，所述硬件檢查單元（120）被設立為：只有在成功的檢查之后才將所述數據轉發給所述處理器單元（110），或者已經在所述檢查結束之前將所述數據轉發非所述處理器單元（110）。

12.根據上述權利要求之一所述的集成電路（101、101'），其中，所述硬件檢查單元（120）被設立在：在有數據錯誤的情況下使所述處理器單元（110）復原到有效的狀態下。

13.一種控制設備（100、100'）、尤其是機動車輛的控制設備，所述控制設備具有根據上述權利要求之一所述的集成電路（101、101'）。