[發(fā)明專利]一種以太網網絡傳輸性能測試裝置

有效

• 申請?zhí)枺?/td>: 201711177802.X
• 申請日: 2017-11-23
• 公開（公告）號: CN107682126B
• 公開（公告）日: 2020-10-09
• 發(fā)明（設計）人: 孫宏;胡亞平;張秀超;張奎;黃文南
• 申請（專利權）人: 中國電子科技集團公司第四十一研究所
• 主分類號: H04L1/00
• 分類號: H04L1/00;H04L12/26
• 代理公司: 青島智地領創(chuàng)專利代理有限公司 37252
• 代理人: 種艷麗

1.一種以太網網絡傳輸性能測試裝置，其特征在于：首先定義以太網測試幀的格式：

編輯一個或多個測試幀，每個測試幀包括源MAC地址、目的MAC地址、源IP地址、目的IP地址、測試幀標志、測試數據與時間標記；其中，測試幀中源MAC地址、目的MAC地址、源IP地址、目的IP地址根據測試場景確定；測試幀中的測試幀長度值根據用戶設定的幀長而定，測試幀長度值＝幀長-46字節(jié)；測試幀中的測試數據由用戶設定，測試數據長度＝測試幀長度值-12字節(jié)；測試幀中的偽隨機序列是連續(xù)的；測試幀中的時間標記通過FPGA電路自動生成并在發(fā)送時合成到測試幀中去；

以太網網絡傳輸性能測試裝置，具體包括發(fā)送部分與接收部分；

發(fā)送部分，被配置為用于完成構造測試幀并將測試幀發(fā)送出去；包括測試幀數據存貯電路、幀間隔控制電路、突發(fā)控制電路、時間控制電路、地址控制電路、發(fā)送狀態(tài)機電路、時標序號插入電路、發(fā)送序號與時標發(fā)生電路、發(fā)送時標鎖存電路、校驗插入電路與輸出電路；

測試幀數據存貯電路，被配置為用于存貯測試幀定義的幀數據；

幀間隔控制電路，被配置為用于控制每幀之間的間隔時間長短；

突發(fā)控制電路，被配置為用于控制連續(xù)發(fā)送幀的數量；

時間控制電路，被配置為用于控制測試幀的發(fā)送持續(xù)時間；

地址控制電路，被配置為用于進行多端口的RFC2544測試，自動將測試幀需要到達端口的MAC目的地址、IP目的地址以及通道識別號插入到測試幀中；

發(fā)送狀態(tài)機電路，被配置為用于生成測試幀；

時標序號插入電路，被配置為用于將當前發(fā)送幀的序號和時標插入到當前發(fā)送的幀中；

發(fā)送序號與時標發(fā)生電路，用于產生發(fā)送序號與時間標記，利用時標序號插入電路插入到發(fā)送幀中；

發(fā)送時標鎖存電路，被配置為用于測試系統恢復時間，當按過載速率發(fā)送完測試周期時鎖存最后一個時標，然后按正常速率重新發(fā)送測試幀，并持續(xù)一個測試周期時間與門限時間之和；

校驗插入電路，被配置為用于將計算得出的CRC32校驗值插入幀的最后四個字節(jié)位置；

輸出電路被配置為用于將整個測試幀發(fā)送出去；

接收部分，被配置為用于完成測試幀的接收、識別以及各參數的測量；包括輸入電路、測試幀識別電路、測試幀錯誤檢測電路、發(fā)送時標提取電路、接收時標鎖存電路、序號提取電路、測試幀統計電路、偽隨機序列提取電路、復位時間測試電路、時延測試電路、恢復時間測試電路、丟包率測試電路、吞吐量測試電路、誤碼測試電路與測試結果存儲器；

輸入電路，被配置為用于接收處理到達本端口的以太網幀，包括測試幀和非測試幀；

測試幀識別電路，被配置為用于持續(xù)檢測測試幀標記，并將其后長度字節(jié)鎖存到一個RAM中，并在幀結束時判斷實際檢測的測試幀長度是否與鎖存的長度一致；

測試幀錯誤檢測電路，被配置為用于對識別出的測試幀進行錯誤檢測，檢測測試幀校驗是否正確，若不正確，直接舍棄，不再進行下面的操作；

發(fā)送時標提取電路，被配置為用于提取有效時標測試幀中的發(fā)送時標；

接收時標鎖存電路，被配置為用于鎖存所有測試幀的到達時刻；

序號提取電路，被配置為用于將測試幀中的發(fā)送序號提取出來；

測試幀統計電路，被配置為用于統計所有有效的時標測試幀的個數，用于計算平均間隔時間，即抖動值；

偽隨機序列提取電路，被配置為用于被配置為用于從接收到的測試幀中剝離出偽隨機序列數據，送到誤碼測試電路進行誤碼測試；

復位時間測試電路，被配置為用于連續(xù)鎖存兩個相鄰的丟失幀到達時刻，其差值即為系統復位時間；

時延測試電路，被配置為用于連續(xù)不斷的統計所有時延測試幀的延遲時間，并鎖存最大延遲時間和最小延遲時間；

恢復時間測試電路，被配置為用于鎖存幀丟失后超過時間門限時到達的時延測試幀的時刻，將該時刻與發(fā)送方鎖存的發(fā)送時標相減，即可得到系統恢復時間；

丟包率測試電路，被配置為用于統計測試開始后接收到的測試幀數量，并與發(fā)送的幀數據進行比較，計算出丟包率；

吞吐量測試電路，被配置為用于統計測試開始后，單位時間內接收到的最大測試幀數量，并與發(fā)送的幀數據進行比較，計算出吞吐量；

誤碼測試電路，被配置為用于將從測試幀中分享出的偽隨機序列與接收端產生的偽隨機序列進行比特同步，檢測出錯誤，計算出誤碼率；

測試結果存儲器，被配置為用于存儲全部測試結果；

上述定義適用于全部參數測試的測試幀格式，減少測試幀的種類；

該裝置適用于10Gbps速率以下的以太網傳輸性能測試，能夠一次性完成網絡傳輸性能的包括抖動、復位時間、時延、恢復時間、丟包率、吞吐量、誤碼、誤碼率在內的全部參數測試，縮短測試時間。