[發明專利]一種提高矢量網絡分析儀接收機信噪比的系統及方法

有效

• 申請號: 201711162309.0
• 申請日: 2017-11-21
• 公開（公告）號: CN107919924B
• 公開（公告）日: 2020-10-13
• 發明（設計）人: 楊明飛;年夫順;梁勝利;袁國平;劉丹;莊志遠;李明太;趙立軍
• 申請（專利權）人: 中國電子科技集團公司第四十一研究所
• 主分類號: H04B17/20
• 分類號: H04B17/20;H04B17/29
• 代理公司: 青島智地領創專利代理有限公司 37252
• 代理人: 種艷麗

本發明公開了一種提高矢量網絡分析儀接收機信噪比的系統及方法，屬于測試技術領域，包括5個模擬中頻調理單元、5個混疊單元、5個ADC單元、多路偽隨機噪聲生成單元、低抖動采樣時鐘生成單元以及FPGA單元。本發明可同時產生5路偽隨機噪聲，產生的偽隨機噪聲的幅度、中心頻率、帶寬可根據輸入到本發明的中頻信號的幅頻特性進行自適應的調整，提高了ADC器件的信噪比和無雜散動態范圍，從而提高了矢量網絡分析儀接收機的信噪比；可同時產生5路低抖動采樣時鐘，而且時鐘頻率、時鐘相位、時鐘電平標準等可以動態調整，提高了ADC器件的信噪比，從而提高了矢量網絡分析儀接收機的信噪比，而且能夠滿足更多的新的測量需求。

技術領域

本發明屬于測試技術領域，具體涉及一種提高矢量網絡分析儀接收機信噪比的系統及方法。

背景技術

隨著現代矢量網絡分析儀實現的功能越來越多，矢量網絡分析儀的接收機信噪比的提升成為了制約其動態范圍、靈敏度等指標的重要因素，而且模數轉換器(ADC)的信噪比直接影響了接收機信號通路的信噪比，因此設計高信噪比的模數轉換電路是保證矢量網絡分析儀擁有良好性能指標的重要前提，影響模數轉換電路信噪比的因素主要包括輸入信號頻率、采樣時鐘抖動、ADC差分非線性(DNL)、ADC輸出數據位寬、有效輸入噪聲等。

目前，矢量網絡分析儀行業的風向標是美國的是德科技公司，其生產的PNA系列高端矢量網絡分析儀內部電路生成的偽隨機噪聲的中心頻率、帶寬、幅度是固定不變的，導致在測量時由于輸入的中頻信號幅度過大或者過小而發生測量失真。國內的中電科儀器儀表有限公司生產的高端矢量網絡分析儀，其模數轉換電路的采樣時鐘頻率是固定不變的，導致無法實現頻譜測量等新功能，而且采樣時鐘的相位噪聲較差，導致ADC器件無法達到最佳信噪比。

現有矢量網絡分析儀接收機中的數字中頻處理模塊具有以下不利于提升信噪比的缺點：首先是ADC采樣時鐘的相位噪聲較差，降低了ADC器件的信噪比，從而降低了整個接收機通路的信噪比；其次，采樣時鐘頻率是固定不變的，導致矢量網絡分析儀無法實現頻譜測量等新功能；第三，電路中生成的偽隨機噪聲的中心頻率、帶寬、幅度是固定不變的，會導致由于中頻信號幅度過小而淹沒在偽隨機噪聲中，從而產生測量失真，也會導致由于大幅度的中頻信號在與偽隨機噪聲混疊后，使得ADC過載，從而產生測量失真，而且電路結構復雜，成本高。

發明內容

針對現有技術中存在的上述技術問題，本發明提出了一種提高矢量網絡分析儀接收機信噪比的系統及方法，設計合理，克服了現有技術的不足，具有良好的效果。

為了實現上述目的，本發明采用如下技術方案：

一種提高矢量網絡分析儀接收機信噪比的系統，包括5個模擬中頻調理單元、5個混疊單元、5個ADC單元、多路偽隨機噪聲生成單元、低抖動采樣時鐘生成單元以及FPGA單元；其中，模擬中頻調理單元與混疊單元相連；混疊單元分別與ADC單元和多路偽隨機噪聲生成單元相連；ADC單元分別與混疊單元、低抖動采樣時鐘生成單元、FPGA單元相連；FPGA單元分別與ADC單元、低抖動采樣時鐘生成單元、多路偽隨機噪聲生成單元相連；多路偽隨機噪聲生成單元分別與FPGA單元和混疊單元相連；低抖動采樣時鐘生成單元分別與ADC單元和FPGA單元相連；

模擬中頻調理單元，被配置為用于對輸入的模擬中頻信號進行包括放大、抗混疊濾波在內的處理，以提高通路的噪聲系數；

多路偽隨機噪聲生成單元，被配置為用于同時生成5路幅度、中心頻率、帶寬均可調的偽隨機噪聲，以減小ADC器件的量化誤差；

混疊單元，被配置為用于將偽隨機噪聲與中頻信號疊加到一起，并輸出LVDS差分信號；

ADC單元，被配置為用于將混合有偽隨機噪聲的中頻信號進行采樣數字化處理，得到高速串行數據；