[發明專利]模擬壓接式IGBT器件失效短路機理的有限元建模方法

有效

• 申請號: 201711158329.0
• 申請日: 2017-11-20
• 公開（公告）號: CN107679353B
• 公開（公告）日: 2021-02-02
• 發明（設計）人: 李輝;姚然;賴偉;任海;李金元;龍海洋;李堯圣;何蓓
• 申請（專利權）人: 重慶大學
• 主分類號: G06F30/23
• 分類號: G06F30/23
• 代理公司: 北京同恒源知識產權代理有限公司 11275
• 代理人: 趙榮之

1.模擬壓接式IGBT器件失效短路機理的有限元建模方法，其特征在于：該方法包含壓接式IGBT失效短路過程模擬，用于模擬壓接式IGBT器件失效部位滲透過程和特征參數的變化；

具體包含如下步驟：

S1：建立壓接式IGBT器件的滲透坑劣化模型，通過滲透坑電導率變化模擬失效短路過程；

S2：將壓接式IGBT器件的失效短路滲透坑進行電導率變換處理，計算不同滲透程度時的電導率；

S3：設置壓接式IGBT器件處于不同失效短路程度的電導率；

S4：建立IGBT器件含滲透坑的等效模型；

S5：仿真不同滲透程度下壓接式IGBT器件的穩態特性；

S6：獲得壓接式IGBT器件的失效短路等效模型；

所述滲透坑由所述壓接式IGBT器件的芯片表面鋁鍍層與硅芯片，在高溫、高壓下經滲透反應形成；

所述壓接式IGBT器件的滲透坑的失效短路程度由滲透坑內的鋁和硅的比例決定，所述滲透坑的滲透程度電導率換算公式為：

Q＝αQ_Al+(1-α)Q_Si

其中Q表示滲透坑內的電導率，α表示鋁的滲透量，Q_Al表示鋁的電導率，Q_Si表示硅的電導率；

根據不同的鋁滲透情況，根據滲透坑內的電導率與硅電導率的比值定義仿真失效短路過程：

其中n為滲透坑內的電導率與硅電導率的倍數關系，γ為鋁、硅電導率的比值，為固定常數。

2.根據權利要求1所述的模擬壓接式IGBT器件失效短路機理的有限元建模方法，其特征在于：所述步驟S2中，還根據滲透坑內的電導率與硅電導率的比值不斷變大，增大滲透坑內的電導率值。

3.根據權利要求1所述的模擬壓接式IGBT器件失效短路機理的有限元建模方法，其特征在于：所述壓接式IGBT器件的結構包括層疊的集電極銅板、上鉬層、IGBT芯片、下鉬層、銀墊片、柵極彈針、底層凸臺和PCB驅動板；

所述壓接式IGBT器件的結構包括還包括PEEK外殼，所述電極銅板、上鉬層、IGBT芯片，下鉬層、銀墊片、柵極彈針通過外部壓力安裝在所述底層凸臺上且均安置在PEEK外殼內；

所述IGBT芯片包含無源區、有源區、集電極區、柵驅動區和滲透坑，所述無源區位于芯片正面的邊緣并完全包圍所述有源區，所述集電極區位于芯片的背面，所述柵驅動區在有源區的頂角上，所述滲透坑在所述有源區內，在所述有源區、集電極區和柵驅動區表面均沉積有鋁金屬層；

所述PCB驅動板處于PEEK下層，安裝在底層凸臺底部，外置端頭連接驅動器。

4.根據權利要求1所述的模擬壓接式IGBT器件失效短路機理的有限元建模方法，其特征在于：步驟S4中根據所述壓接式IGBT器件的材料特性進行多物理場建模，所述步驟S4具體為：

S41：建立壓接式IGBT器件的幾何模型；

S42：設置各層材料的相對材料參數，包含電極銅板、上鉬層、下鉬層、IGBT芯片和銀墊片的熱膨脹系數、楊氏模量和泊松比；

S43：設置壓接式IGBT器件的機-熱-電物理場參數與邊界條件；

S44：對壓接式IGBT器件進行有限元建模網格剖分；

S45：仿真獲取壓接式IGBT在多物理場下的熱阻、電阻分布。

5.根據權利要求4所述的模擬壓接式IGBT器件失效短路機理的有限元建模方法，其特征在于：步驟S5中根據所述壓接式IGBT器件的失效短路過程進行多物理場仿真，所述步驟S5具體為：

S51：建立壓接式IGBT器件失效短路模型，設置芯片的表面滲透坑；

S52：將滲透坑內的電導率根據不同鋁、硅含量進行等效換算；

S53：將等效換算后的電導率導入壓接式IGBT模型，進行等效仿真；

S54：提取不同滲透程度的電阻、熱阻仿真結果，得到壓接式IGBT失效短路過程特征參數變化。