[發(fā)明專利]一種基于LVDS信號(hào)線的程序升級(jí)裝置及升級(jí)方法

有效

• 申請?zhí)枺?/td>: 201711157459.2
• 申請日: 2017-11-20
• 公開（公告）號(hào): CN107888976B
• 公開（公告）日: 2020-08-11
• 發(fā)明（設(shè)計(jì)）人: 徐夢銀;朱亞凡
• 申請（專利權(quán)）人: 武漢精測電子集團(tuán)股份有限公司
• 主分類號(hào): H04N21/4402
• 分類號(hào): H04N21/4402;H04N21/262;H04N21/458;G06F8/65
• 代理公司: 武漢東喻專利代理事務(wù)所(普通合伙) 42224
• 代理人: 方可

1.一種基于LVDS信號(hào)線的程序升級(jí)裝置，其特征在于，包括信號(hào)發(fā)生裝置和內(nèi)置于待升級(jí)對象中的信號(hào)接收裝置，所述信號(hào)發(fā)生裝置通過LVDS信號(hào)線和信號(hào)接收裝置相連；

所述信號(hào)發(fā)生裝置用于接收升級(jí)文件并將所述升級(jí)文件在LVDS信號(hào)線上的控制信號(hào)進(jìn)入幀消隱區(qū)時(shí)轉(zhuǎn)換為圖像數(shù)據(jù)；并用于在進(jìn)入幀消隱區(qū)后發(fā)出測試標(biāo)志數(shù)據(jù)并計(jì)數(shù)，計(jì)算每一幀消隱區(qū)能夠發(fā)送的數(shù)據(jù)個(gè)數(shù)，根據(jù)所述數(shù)據(jù)個(gè)數(shù)將升級(jí)文件的圖像數(shù)據(jù)分割為若干段；利用每一幀消隱區(qū)將各段升級(jí)文件數(shù)據(jù)通過LVDS信號(hào)線依次發(fā)送至信號(hào)接收裝置；

所述信號(hào)接收裝置將依次接收的各段升級(jí)文件數(shù)據(jù)進(jìn)行整合得到完整的升級(jí)文件，并根據(jù)升級(jí)文件進(jìn)行程序升級(jí)操作。

2.如權(quán)利要求1所述的基于LVDS信號(hào)線的程序升級(jí)裝置，其特征在于，還包括第一內(nèi)存和第二內(nèi)存；所述第一內(nèi)存與信號(hào)發(fā)生裝置相互通訊，用于存儲(chǔ)信號(hào)發(fā)生裝置接收的升級(jí)文件；所述第二內(nèi)存與信號(hào)接收裝置相互通訊，用于存儲(chǔ)信號(hào)接收裝置整合后的升級(jí)文件。

3.如權(quán)利要求1或2所述的基于LVDS信號(hào)線的程序升級(jí)裝置，其特征在于，所述信號(hào)發(fā)生裝置包括相互通訊的處理器和第一FPGA，所述第一FPGA通過LVDS信號(hào)線與信號(hào)接收裝置相互通訊，第一內(nèi)存與第一FPGA相連；

所述處理器用于依次接收外部上位機(jī)以多個(gè)數(shù)據(jù)包形式發(fā)送的升級(jí)文件并將其轉(zhuǎn)發(fā)給第一FPGA，并用于控制第一FPGA執(zhí)行緩存、讀取和解包操作；

所述第一FPGA用于將接收的多個(gè)數(shù)據(jù)包進(jìn)行解包處理，將各數(shù)據(jù)包中的數(shù)據(jù)拼接得到升級(jí)文件；并用于將升級(jí)文件轉(zhuǎn)換為圖像數(shù)據(jù)的位寬形式，在LVDS信號(hào)線上的控制信號(hào)進(jìn)入幀消隱區(qū)時(shí)將其替換為圖像數(shù)據(jù)；并用于計(jì)算每一幀消隱區(qū)能夠發(fā)送的數(shù)據(jù)個(gè)數(shù)，根據(jù)所述數(shù)據(jù)個(gè)數(shù)將升級(jí)文件的圖像數(shù)據(jù)分割為若干段；利用每幀消隱區(qū)將各段升級(jí)文件數(shù)據(jù)通過LVDS信號(hào)線依次發(fā)送至信號(hào)接收裝置。

4.如權(quán)利要求3所述的基于LVDS信號(hào)線的程序升級(jí)裝置，其特征在于，所述信號(hào)接收裝置包括第二FPGA和MCU，所述第二FPGA通過LVDS信號(hào)線與第一FPGA相互通訊，所述MCU分別與第二FPGA和處理器建立通訊連接，第二內(nèi)存與所述第二FPGA相連；

所述第二FPGA用于依次在每幀消隱區(qū)時(shí)接收第一FPGA發(fā)送的各段升級(jí)文件數(shù)據(jù)，并將接收的各段升級(jí)文件數(shù)據(jù)進(jìn)行整合得到完整的升級(jí)文件；并用于計(jì)算接收的各段升級(jí)文件數(shù)據(jù)是否正確，若是，則通過MCU告知處理器發(fā)送下一段升級(jí)文件數(shù)據(jù)；若否，則通過MCU告知處理器重新發(fā)送該段升級(jí)文件數(shù)據(jù)；待全部升級(jí)文件數(shù)據(jù)接收完畢后，通過MCU向處理器反饋接收完成狀態(tài)。

5.如權(quán)利要求4所述的基于LVDS信號(hào)線的程序升級(jí)裝置，其特征在于，所述信號(hào)接收裝置還包括與第二FPGA相連的FLASH芯片；

所述第二FPGA包括依次相連的LVDS信號(hào)接收模塊、內(nèi)存控制邏輯模塊和升級(jí)模塊，所述LVDS信號(hào)接收模塊、升級(jí)模塊和第二內(nèi)存均與內(nèi)存控制邏輯模塊相互通訊，所述FLASH芯片與升級(jí)模塊相連；

所述LVDS信號(hào)接收模塊用于接收第一FPGA傳輸?shù)纳?jí)文件圖像數(shù)據(jù)；所述內(nèi)存控制邏輯模塊用于將接收的升級(jí)文件圖像數(shù)據(jù)緩存至第二內(nèi)存中；所述升級(jí)模塊用于讀取第二內(nèi)存中的升級(jí)文件圖像數(shù)據(jù)并將其轉(zhuǎn)換為FLASH芯片所需的信號(hào)形式和時(shí)序；

所述升級(jí)模塊包括ASMI控制子模塊、ASMI緩存子模塊和升級(jí)接口子模塊，所述ASMI緩存子模塊和升級(jí)接口子模塊均與ASMI控制子模塊相互通訊；FLASH芯片與所述升級(jí)接口子模塊相連。

6.一種基于LVDS信號(hào)線的程序升級(jí)方法，其特征在于，包括以下步驟：

S1：獲取升級(jí)文件，將升級(jí)文件轉(zhuǎn)換為圖像數(shù)據(jù)的位寬形式，并在LVDS信號(hào)線上的控制信號(hào)進(jìn)入幀消隱區(qū)時(shí)將其替換為圖像數(shù)據(jù)；

S2：在進(jìn)入幀消隱區(qū)后發(fā)出測試標(biāo)志數(shù)據(jù)并計(jì)數(shù)，計(jì)算每一幀消隱區(qū)能夠發(fā)送的數(shù)據(jù)個(gè)數(shù)，根據(jù)所述數(shù)據(jù)個(gè)數(shù)將升級(jí)文件的圖像數(shù)據(jù)分割為若干段；

S3：利用每一幀消隱區(qū)將各段升級(jí)文件數(shù)據(jù)通過LVDS信號(hào)線依次發(fā)送至待升級(jí)對象；

S4：將依次接收的各段升級(jí)文件數(shù)據(jù)進(jìn)行整合得到完整的升級(jí)文件，待升級(jí)對象根據(jù)接收的升級(jí)文件進(jìn)行程序升級(jí)操作。