[發(fā)明專利]測(cè)試樁

在審

• 申請(qǐng)?zhí)枺?/td>: 201711157122.1
• 申請(qǐng)日: 2017-11-20
• 公開（公告）號(hào): CN107831359A
• 公開（公告）日: 2018-03-23
• 發(fā)明（設(shè)計(jì)）人: 潘珂;戴慰慰;李杰;劉嚴(yán)強(qiáng);韋佩麗;王天瓊
• 申請(qǐng)（專利權(quán)）人: 浙江鈺烯腐蝕控制股份有限公司
• 主分類號(hào): G01R19/25
• 分類號(hào): G01R19/25;G01R31/36
• 代理公司: 寧波市鄞州甬致專利代理事務(wù)所(普通合伙)33228
• 代理人: 李迎春

1.測(cè)試樁，包括檢測(cè)模塊，其特征在于：檢測(cè)模塊包括用于采集交直流信號(hào)的信號(hào)采集模塊(1)、與信號(hào)采集模塊(1)連接的數(shù)模轉(zhuǎn)換模塊(2)、與數(shù)模轉(zhuǎn)換模塊(2)連接的中央處理器(3)、與中央處理器(3)連接的電源模塊(4)、存儲(chǔ)模塊(5)、復(fù)位模塊(6)以及時(shí)鐘模塊(7)，信號(hào)采集模塊(1)用于采集保護(hù)電位信號(hào)、交流干擾電壓信號(hào)以及電池電量。

2.根據(jù)權(quán)利要求1所述的測(cè)試樁，其特征在于：信號(hào)采集模塊(1)包括一個(gè)將輸入信號(hào)中的交流信號(hào)過(guò)濾掉的參比信號(hào)調(diào)整電路，參比信號(hào)調(diào)整電路包括兩個(gè)輸入接口，輸入信號(hào)CB1和輸入信號(hào)LW1分別從參比信號(hào)調(diào)整電路的輸入接口進(jìn)入，通過(guò)參比信號(hào)調(diào)整電路，從輸出接口輸出輸出一個(gè)輸出信號(hào)ADINO，輸出信號(hào)ADINO為模擬直流信號(hào)。

3.根據(jù)權(quán)利要求2所述的測(cè)試樁，其特征在于：信號(hào)采集模塊(1)還包括輸入信號(hào)中的直流信號(hào)過(guò)濾掉的交流信號(hào)干擾調(diào)整電路，交流信號(hào)干擾調(diào)整電路包括兩個(gè)輸入接口，輸入信號(hào)CB1和輸入信號(hào)LW1分別從兩個(gè)輸入接口進(jìn)入，通過(guò)交流信號(hào)干擾調(diào)整電路，從輸出接口輸出一個(gè)輸出信號(hào)ADIN2，輸出信號(hào)ADIN2為模擬交流信號(hào)。

4.根據(jù)權(quán)利要求1所述的測(cè)試樁，其特征在于：數(shù)模轉(zhuǎn)換模塊(2)包括一個(gè)邏輯選擇電路以及與邏輯選擇電路連接的模數(shù)轉(zhuǎn)換電路。

5.根據(jù)權(quán)利要求4所述的測(cè)試樁，其特征在于：邏輯選擇電路包括一個(gè)邏輯選擇芯片，參比信號(hào)調(diào)整電路的輸出端與邏輯選擇芯片的輸入引腳S1連接，交流信號(hào)干擾調(diào)整電路的輸出端與邏輯選擇芯片的輸入引腳S3連接，邏輯選擇芯片的輸出端與模數(shù)轉(zhuǎn)換電路的選擇接口DIO4連接，輸出信號(hào)ADINO從引腳S1進(jìn)入，輸出信號(hào)ADIN2從引腳S3進(jìn)入，通過(guò)邏輯選擇芯片的輸出端輸出一個(gè)輸出信號(hào)為AIN+，輸出信號(hào)AIN+從模數(shù)轉(zhuǎn)換電路的選擇接口DIO4進(jìn)入，通過(guò)模數(shù)轉(zhuǎn)換電路的輸出接口DOUT輸出數(shù)字信號(hào)AD_OUT。

6.根據(jù)權(quán)利要求5所述的測(cè)試樁，其特征在于：邏輯選擇芯片采用MPC508芯片。

7.根據(jù)權(quán)利要求4或權(quán)利要求5所述的測(cè)試樁，其特征在于：模數(shù)轉(zhuǎn)換電路通過(guò)一個(gè)穩(wěn)壓電路與中央處理器(3)連接。

8.根據(jù)權(quán)利要求7所述的測(cè)試樁，其特征在于：模數(shù)轉(zhuǎn)換電路中采用ADS1216芯片。

9.根據(jù)權(quán)利要求1所述的測(cè)試樁，其特征在于：中央處理器(3)包括主芯片電路，主芯片電路包括與穩(wěn)壓電路連接的輸入接口RXD以及供數(shù)字采集信號(hào)輸出的輸出接口ADSDO。

10.根據(jù)權(quán)利要求9所述的測(cè)試樁，其特征在于：主芯片電路采用MSP430F147。