[發明專利]用于源極/漏極外延區的靈活合并方案

在審

• 申請號: 201711154645.0
• 申請日: 2017-11-20
• 公開（公告）號: CN108735674A
• 公開（公告）日: 2018-11-02
• 發明（設計）人: 李凱璿;游佳達;楊正宇;王圣禎;楊世海;楊豐誠;陳燕銘
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8244
• 分類號: H01L21/8244;H01L21/336;H01L29/10
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種形成半導體器件的方法，包括：

形成在第一半導體鰭的頂面和側壁上延伸的第一柵極堆疊件，其中，所述第一半導體鰭彼此平行且相鄰；

形成在第二半導體鰭的頂面和側壁上延伸的第二柵極堆疊件，其中，所述第二半導體鰭彼此平行且相鄰；

形成介電層，其中，所述介電層包括在所述第一柵極堆疊件和所述第一半導體鰭上延伸的第一部分，和在所述第二柵極堆疊件和所述第二半導體鰭上延伸的第二部分；

在第一蝕刻工藝中，蝕刻所述介電層的第一部分以在所述第一半導體鰭的側壁上形成第一鰭間隔件，其中，所述第一鰭間隔件具有第一高度；

在第二蝕刻工藝中，蝕刻所述介電層的第二部分以在所述第二半導體鰭的側壁上形成第二鰭間隔件，其中，所述第二鰭間隔件具有比所述第一高度更大的第二高度；

凹進所述第一半導體鰭以在所述第一鰭間隔件之間形成第一凹槽；

凹進所述第二半導體鰭以在所述第二鰭間隔件之間形成第二凹槽；以及

同時從所述第一凹槽生長第一外延半導體區和從所述第二凹槽生長第二外延半導體區，其中，從相鄰的所述第一凹槽生長的所述第一外延半導體區彼此合并，并且從相鄰的所述第二凹槽生長的所述第二外延半導體區彼此分離。

2.根據權利要求1所述的方法，其中，相鄰的所述第一半導體鰭具有第一距離，并且相鄰的所述第二半導體鰭具有大于所述第一距離的第二距離。

3.根據權利要求1所述的方法，還包括：

在所述介電層上方形成掩模層；

在所述第二柵極堆疊件和所述第二半導體鰭上方形成第一光刻膠；

蝕刻位于所述第一柵極堆疊件和所述第一半導體鰭的正上方的所述掩模層的第一部分；和

蝕刻所述介電層的第一部分以形成所述第一鰭間隔件，所述介電層的第一部分被所述掩模層的蝕刻的第一部分覆蓋；以及

在形成所述第一凹槽之后去除所述第一光刻膠。

4.根據權利要求3所述的方法，還包括：

在所述第一柵極堆疊件和所述第一鰭間隔件上方形成第二光刻膠；

蝕刻位于所述第二柵極堆疊件和所述第二半導體鰭正上方的所述掩模層的第二部分；

蝕刻所述介電層的第二部分以形成所述第二鰭間隔件，所述介電層的第二部分由所述掩模層的蝕刻的第二部分覆蓋；以及

在形成所述第二凹槽之后去除所述第二光刻膠。

5.根據權利要求1所述的方法，其中，所述第一外延半導體區和所述第一柵極堆疊件在邏輯器件區中形成第一鰭式場效應晶體管(FinFET)，并且所述第二外延半導體區和所述第二柵極堆疊件在靜態隨機存取存儲(SRAM)器件區中形成鰭式場效應晶體管。

6.根據權利要求1所述的方法，其中，所述第二鰭間隔件的第二高度比所述第一鰭間隔件的第一高度高1.5倍。

7.根據權利要求1所述的方法，其中，所述第一外延半導體區和所述第二外延半導體區均是p型區。

8.根據權利要求1所述的方法，其中，所述第一外延半導體區和所述第二外延半導體區均是n型區。

9.一種形成半導體器件的方法，包括：

蝕刻第一半導體鰭和第二半導體鰭以形成第一凹槽，其中，所述第一半導體鰭和所述第二半導體鰭具有第一距離；

蝕刻第三半導體鰭和第四半導體鰭以形成第二凹槽，其中，所述第三半導體鰭和第四半導體鰭具有等于或小于所述第一距離的第二距離；以及

實施外延以同時從所述第一凹槽生長第一外延半導體區和從所述第二凹槽生長第二外延半導體區，其中，所述第一外延半導體區彼此合并，并且所述第二外延半導體區彼此分離。

10.一種形成半導體器件的方法，包括：

通過共同的沉積工藝形成介電層，所述介電層包括位于第一半導體鰭的頂面和側壁上的第一部分和位于第二半導體鰭的頂面和側壁上的第二部分；

通過單獨的蝕刻工藝分別蝕刻所述介電層的第一部分和所述介電層的第二部分以形成第一鰭間隔件和第二鰭間隔件，其中，所述第一鰭間隔件具有第一高度，并且所述第二鰭間隔件具有大于所述第一高度的第二高度；

蝕刻所述第一半導體鰭以在所述第一鰭間隔件之間形成第一凹槽；

蝕刻所述第二半導體鰭以在所述第二鰭間隔件之間形成第二凹槽；以及

通過共同的外延工藝從所述第一凹槽生長第一外延半導體區和從所述第二凹槽生長第二外延半導體區，其中，所述第一外延半導體區彼此合并，并且所述第二外延半導體區彼此分離。