[發明專利]基于FPGA的步進電機升降速控制方法

有效

• 申請號: 201711148584.7
• 申請日: 2017-11-17
• 公開（公告）號: CN107800338B
• 公開（公告）日: 2020-06-09
• 發明（設計）人: 莫良雄
• 申請（專利權）人: 深圳怡化電腦股份有限公司;深圳市怡化時代科技有限公司;深圳市怡化金融智能研究院
• 主分類號: H02P8/14
• 分類號: H02P8/14
• 代理公司: 深圳中一專利商標事務所 44237
• 代理人: 官建紅

1.一種基于FPGA的步進電機升降速控制方法，其特征在于，包括：

基于啟動頻率、運行時間和目標頻率，根據預設的運行公式生成被控步進電機的速度表；

根據升速或降速需求確定對所述速度表的讀取順序，步進電機升速和降速采用同一張速度表；

基于確定出的所述讀取順序讀取所述速度表，利用時鐘產生脈沖信號驅動所述被控步進電機進行升降速運動；

所述預設的運行公式為：

fn1＝F_MIN*exp(K*tn),tn＝T_R/2；

fn2＝(F_MAX+F_MIN)-F_MIN*exp(K*(T_R–tn)),tnT_R/2；

tn＝t(n-1)+1/f(n-1),t0＝1/F_MIN；

其中，fn1、fn2為所述被控步進電機運行各步對應的頻率；F_MIN為所述啟動頻率；F_MAX為所述目標頻率；T_R為升速或降速的運行時間；n為升速/降速過程總步數；tn為升降速運動過程中的時刻點；K為參量，由所述啟動頻率、所述目標頻率和所述升速時間決定。

2.如權利要求1所述的控制方法，其特征在于，所述被控步進電機進行升降速運動過程中，相鄰的每步對應的所述脈沖信號的頻率不同。

3.如權利要求1所述的控制方法，其特征在于，還包括：接收控制命令，若所述控制命令控制所述被控步進電機運行的目標步數小于升降速步數之和，則在升速過程中直接跳轉到降速過程。

4.如權利要求1所述的控制方法，其特征在于，所述根據升速或降速需求確定對所述速度表的讀取順序為：所述被控步進電機在升速過程中，讀取地址遞增；所述被控步進電機降速過程中，讀取地址遞減。

5.如權利要求1或4所述的控制方法，其特征在于，所述脈沖信號由FPGA片內時鐘產生并由分頻器分頻得到，讀取所述速度表不同地址上的所述分頻器的裝載系數以改變所述脈沖信號的頻率。

6.如權利要求5所述的控制方法，其特征在于，所述升降速運動包括升速、勻速和降速過程：

在升速過程中，以所述被控步進電機的啟動頻率開始，按照所述速度表切換所述裝載系數來增大所述脈沖信號的頻率以使被控步進電機進行升速運動；

當脈沖信號的頻率增大到所述目標頻率時，所述被控步進電機進入勻速過程；

在降速過程中，以所述目標頻率開始，按照所述速度表切換所述裝載系數來減小所述脈沖信號的頻率以使被控步進電機進行降速運動。

7.一種計算機終端，包括存儲器、處理器以及存儲在所述存儲器中并可在所述處理器上運行的計算機程序，其特征在于，所述處理器執行所述計算機程序時實現如權利要求1至6任一項所述方法的步驟。

8.一種計算機可讀存儲介質，所述計算機可讀存儲介質存儲有計算機程序，其特征在于，所述計算機程序被處理器執行時實現如權利要求1至6任一項所述方法的步驟。