[發(fā)明專利]功率半導(dǎo)體器件及其制造方法有效
| 申請?zhí)枺?/td> | 201711147902.8 | 申請日: | 2017-11-17 |
| 公開(公告)號(hào): | CN107910267B | 公開(公告)日: | 2023-09-08 |
| 發(fā)明(設(shè)計(jì))人: | 楊彥濤;徐丹;陳琛 | 申請(專利權(quán))人: | 杭州士蘭集成電路有限公司 |
| 主分類號(hào): | H01L21/336 | 分類號(hào): | H01L21/336;H01L29/78;H01L29/06 |
| 代理公司: | 北京成創(chuàng)同維知識(shí)產(chǎn)權(quán)代理有限公司 11449 | 代理人: | 蔡純;張靖琳 |
| 地址: | 310018 浙江省杭州市杭*** | 國省代碼: | 浙江;33 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 功率 半導(dǎo)體器件 及其 制造 方法 | ||
1.一種功率半導(dǎo)體器件的制造方法,包括:
在第一摻雜類型的半導(dǎo)體襯底中形成多個(gè)溝槽,所述多個(gè)溝槽包括分別位于所述半導(dǎo)體襯底的第一區(qū)域至第三區(qū)域的第一至第三溝槽;
在所述第一至第三溝槽的側(cè)壁和底部上形成絕緣疊層,所述絕緣疊層包括第一絕緣層和第二絕緣層,所述第一絕緣層圍繞所述第二絕緣層;
在所述第一溝槽和所述第二溝槽中形成分裂柵結(jié)構(gòu)以及在所述第三溝槽中形成屏蔽布線,所述分裂柵結(jié)構(gòu)包括屏蔽導(dǎo)體、柵極導(dǎo)體和夾在二者之間的柵極電介質(zhì),所述屏蔽導(dǎo)體和所述屏蔽布線在同一步驟中形成;
在所述第三溝槽上部形成用于填充所述第三溝槽上部的隔離層,所述絕緣疊層中的第一絕緣層圍繞所述隔離層;
在所述半導(dǎo)體襯底鄰接溝槽的區(qū)域中形成第二摻雜類型的體區(qū),所述第二摻雜類型與所述第一摻雜類型相反;
在所述體區(qū)中形成所述第一摻雜類型的源區(qū);以及
形成分別與所述源區(qū)、柵極導(dǎo)體和屏蔽布線電連接的源極電極、柵極電極和屏蔽電極,
其中,所述形成分裂柵結(jié)構(gòu)的步驟包括在所述第一溝槽和所述第二溝槽的上部去除所述絕緣疊層以形成開口、以及在所述開口中形成所述分裂柵結(jié)構(gòu),
所述屏蔽導(dǎo)體位于所述第一溝槽和所述第二溝槽下部,所述柵極導(dǎo)體位于所述第一溝槽和所述第二溝槽上部,所述屏蔽布線位于所述第三溝槽下部,所述屏蔽電極經(jīng)由穿過所述隔離層的接觸孔到達(dá)所述屏蔽布線,所述屏蔽布線與所述屏蔽導(dǎo)體電連接。
2.根據(jù)權(quán)利要求1所述的方法,其中,在所述第一溝槽和所述第二溝槽中形成分裂柵結(jié)構(gòu)的步驟包括:
在所述第一溝槽和所述第二溝槽的下部形成所述屏蔽導(dǎo)體;
在所述第一溝槽上部的側(cè)壁上形成柵極電介質(zhì);以及
形成所述柵極導(dǎo)體以填充所述柵極電介質(zhì)圍繞的開口,
其中,
所述柵極導(dǎo)體與所述屏蔽導(dǎo)體之間由所述柵極電介質(zhì)彼此隔離,所述柵極導(dǎo)體與所述體區(qū)之間由所述柵極電介質(zhì)彼此隔離,所述屏蔽導(dǎo)體與所述半導(dǎo)體襯底之間由所述絕緣疊層彼此隔離。
3.根據(jù)權(quán)利要求2所述的方法,其中,
其中,所述屏蔽布線與所述半導(dǎo)體襯底之間由所述絕緣疊層彼此隔離。
4.根據(jù)權(quán)利要求2所述的方法,其中,形成所述柵極導(dǎo)體的步驟包括:
形成導(dǎo)體層,所述導(dǎo)體層的第一部分填充所述開口,第二部分在所述半導(dǎo)體襯底表面和所述隔離層上方橫向延伸,在所述第三溝槽中,所述隔離層將所述導(dǎo)體層與所述屏蔽布線彼此隔開;以及
以所述半導(dǎo)體襯底作為停止層,采用平面化去除所述導(dǎo)體層的第二部分,所述導(dǎo)體層留在所述第一溝槽和所述第二溝槽中的第一部分形成所述柵極導(dǎo)體。
5.根據(jù)權(quán)利要求4所述的方法,其中,所述源極電極位于所述第一區(qū)域中,所述柵極電極位于所述第二區(qū)域中,所述屏蔽電極位于所述第三區(qū)域中,所述第一區(qū)域、所述第二區(qū)域和所述第三區(qū)域彼此隔開。
6.根據(jù)權(quán)利要求1所述的方法,其中,所述第一絕緣層由氧化硅組成,所述第二絕緣層由選自氮化硅、氮氧化物或多晶硅中的至少一種組成,所述隔離層由氧化硅組成。
7.根據(jù)權(quán)利要求1所述的方法,其中,所述第一摻雜類型為N型和P型中的一種,所述第二摻雜類型為N型和P型中的另一種。
8.根據(jù)權(quán)利要求1所述的方法,其中,所述多個(gè)溝槽的側(cè)壁傾斜,使得所述多個(gè)溝槽的頂部寬度大于所述多個(gè)溝槽的底部寬度。
9.根據(jù)權(quán)利要求1所述的方法,其中,形成所述屏蔽導(dǎo)體的步驟、形成所述屏蔽布線的步驟和形成所述柵極導(dǎo)體的步驟分別包括至少一次沉積。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于杭州士蘭集成電路有限公司,未經(jīng)杭州士蘭集成電路有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201711147902.8/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





