[發明專利]半導體器件及其制造方法

有效

• 申請號: 201711143942.5
• 申請日: 2017-11-17
• 公開（公告）號: CN108257967B
• 公開（公告）日: 2020-12-18
• 發明（設計）人: 林孟漢;謝智仁;詹景文
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/11548
• 分類號: H01L27/11548;H01L27/11575
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

在制造半導體器件的方法中，半導體器件包括形成在存儲器單元區中的非易失性存儲器和圍繞存儲器單元區的環形結構區。在該方法中，在環形結構區中形成襯底的突起。突起從隔離絕緣層突出。形成高k介電膜，從而覆蓋突起和隔離絕緣層。在高k介電膜上方形成多晶硅膜。圖案化多晶硅膜和高k介電膜。在圖案化的多硅膜和圖案化的高k介電膜上方形成絕緣層，從而密封圖案化的高k介電膜。本發明的實施例還涉及半導體器件及其制造方法。

技術領域

本發明涉及半導體集成電路，更具體地涉及包括非易失性存儲器單元和外圍器件的半導體器件及其制造工藝。

背景技術

隨著半導體產業已經進入納米技術工藝節點以追求更高的器件密度、更高的性能和更低的成本，在光刻操作中在控制下面的層的平坦度方面存在挑戰。使用非易失性存儲器(NVM)單元的閃存不斷地按比例縮小，并且嵌入在用于智能卡和汽車應用的先進的CMOS邏輯集成電路(IC)中。特別地，用于NVM單元的制造工藝和用于外圍邏輯電路的制造工藝的集成變得更加復雜和重要。

發明內容

本發明的實施例提供了一種制造半導體器件的方法，所述半導體器件包括形成在存儲器單元區中的非易失性存儲器和圍繞所述存儲器單元區的環形結構區，所述方法包括：在所述環形結構區中形成襯底的突起，其中，所述突起從隔離絕緣層突出；形成高k介電膜，從而覆蓋所述突起和所述隔離絕緣層；在所述高k介電膜上方形成多晶硅膜；圖案化所述多晶硅膜和所述高k介電膜；以及在圖案化的多晶硅膜和圖案化的高k介電膜上方形成絕緣層，從而密封所述圖案化的高k介電膜。

本發明的另一實施例提供了一種制造半導體器件的方法，所述半導體器件包括形成在存儲器單元區中的非易失性存儲器、形成在外圍區中的邏輯電路以及分離所述存儲器單元區和所述外圍區的環形結構區，所述方法包括：形成存儲器單元結構；在所述環形結構區中形成襯底的突起，其中，所述突起從隔離絕緣層突出；在所述環形結構區中形成高k介電膜，從而覆蓋所述突起和所述隔離絕緣層，并且在所述外圍區中形成所述高k介電膜；在所述高k介電膜上方形成多晶硅膜；圖案化所述多晶硅膜和所述高k介電膜，從而在所述外圍區中形成柵極結構，并且在所述環形結構區形成環形結構；以及在所述外圍區中的柵極結構的相對兩側上且在所述環形結構的兩側上形成絕緣側壁間隔件，其中，在所述環形結構區中，通過圖案化的多晶硅膜和所述絕緣側壁間隔件密封圖案化的高k介電膜。

本發明的又一實施例提供了一種半導體器件，包括：非易失性存儲器，形成在襯底的存儲器單元區中；邏輯電路，形成在所述襯底的外圍區中；環形結構，圍繞所述存儲器單元區并將所述存儲器單元區與所述外圍區分離；以及層間介電(ILD)層，設置在所述環形結構上方，其中：所述環形結構，包括：第一框形多晶硅層；第一介電層，設置在所述第一框形多晶硅層和所述襯底之間；以及第一側壁間隔件，形成在所述第一框形多晶層的兩側上，以及所述第一介電層通過所述第一側壁間隔件與所述層間介電層物理分離。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1A示出根據本發明的實施例的半導體器件的順序制造工藝的一個階段的平面圖(布局)以及圖1B示出該階段的截面圖。

圖2示出根據本發明的實施例的半導體器件的順序制造工藝的一個階段的截面圖。

圖3示出根據本發明的實施例的半導體器件的順序制造工藝的一個階段的截面圖。

圖4示出根據本發明的實施例的半導體器件的順序制造工藝的一個階段的截面圖。

圖5示出根據本發明的實施例的半導體器件的順序制造工藝的一個階段的截面圖。

圖6示出根據本發明的實施例的半導體器件的順序制造工藝的一個階段的截面圖。