[發明專利]設置有校準電路的電流鏡電路

有效

• 申請號: 201711135313.8
• 申請日: 2017-11-14
• 公開（公告）號: CN107817868B
• 公開（公告）日: 2019-06-21
• 發明（設計）人: 王釗
• 申請（專利權）人: 南京中感微電子有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 無錫互維知識產權代理有限公司 32236
• 代理人: 龐聰雅;陳軍

本發明提供一種電流鏡電路，其包括第一MOS管、第二MOS管、第一電阻、第二電阻、第一可調電阻、第二可調電阻、開關電路和校準電路。校準電路先控制開關電路的第一開關導通、第二開關和第三開關關斷；此時，校準電路采樣并比較第一電阻的另一端的電壓和第二電阻的另一端的電壓，當第一采樣電壓大于第二采樣電壓時，校準電路將第一可調電阻調至第一有效阻值，且控制開關電路的第二開關導通、第一開關和第三開關關斷；當第一采樣電壓小于第二采樣電壓時，校準電路將第二可調電阻調至第二有效阻值，且控制開關電路的第三開關導通、第一開關和第二開關關斷。與現有技術相比，本發明可以減小電流鏡電流復制的失配，提高電流鏡的復制精度。

【技術領域】

本發明涉及電子電路技術領域，特別涉及一種設置有校準電路的電流鏡電路。

【背景技術】

電流鏡被廣泛的應用于各種模擬電路中，例如，產生電流偏置或者作為運算放大器的負載。但是由于工藝偏差，會導致輸出電流不等于輸入電流，即表現為電流鏡的失配。

請參考圖1所示，其為現有技術中的一種電流鏡的電路示意圖，其包括PMOS(positive channel Metal Oxide Semiconductor)晶體管MP1和MP2，輸入電流源I1經過電流鏡可以產生輸出電流Io。由于工藝偏差，導致在大批量生產時，PMOS晶體管MP1和MP2之間存在失配，使得有些芯片的輸出電流Io的電流值大于輸入電流源I1的電流值，而有些芯片的輸出電流Io的電流值小于輸入電流源I1的電流值。在一些應用中希望輸出電流Io更加準確的復制輸入電流源I1的電流值，例如，準確的復制可以提高輸出電流的精度或者提高運算放大器的控制精度。

因此，有必要提供一種改進的技術方案來減小電流鏡電流復制的失配問題。

【發明內容】

本發明的目的在于提供一種電流鏡電路，其可以減小電流鏡電流復制的失配，提高電流鏡的復制精度。

為了解決上述問題，本發明提供一種電流鏡電路，其包括第一MOS管、第二MOS管、第一電阻、第二電阻、第一可調電阻、第二可調電阻、開關電路和校準電路。所述第一電阻的一端與電源端相連，其另一端與所述第一MOS管的第一連接端相連，所述第一MOS管的第二連接端與所述第一可調電阻的一端相連，所述第一可調電阻的另一端與所述第二可調電阻的一端相連，所述第二可調電阻的另一端與電流源的輸入端相連，所述電流源的輸出端接地；所述第一MOS管的控制端與第一可調電阻和第二可調電阻之間的連接節點相連；所述第二電阻的一端與所述電源端相連，其另一端與所述第二MOS管的第一連接端相連，所述第二MOS管的第二連接端與所述電流鏡電路的輸出端相連，所述開關電路包括第一開關、第二開關和第三開關，所述第一開關的一端與第二MOS管的控制端相連，其另一端與第一可調電阻和第二可調電阻之間的連接節點相連；所述第二開關連接于第二MOS管的控制端和所述第一可調電阻的一端之間，第三開關連接于第二MOS管的控制端和第二可調電阻的另一端之間，所述校準電路包括第一輸入端、第二輸入端、第一輸出端、第二輸出端、第三輸出端、第四輸出端和第五輸出端，其中，所述校準電路的第一輸入端與所述第一電阻的另一端相連，其第二輸入端與所述第二電阻的另一端相連，其第一輸出端與第一開關的控制端相連，其第二輸出端與第二開關的控制端相連，其第三輸出端與第三開關的控制端相連，其第四輸出端與第一可調電阻的調節端相連，其第五輸出端與第二可調電阻的調節端相連。