[發明專利]基于自動菊花鏈的單環JTAG背板測試總線電路有效
| 申請號: | 201711135123.6 | 申請日: | 2017-11-15 |
| 公開(公告)號: | CN107943640B | 公開(公告)日: | 2023-08-08 |
| 發明(設計)人: | 江曉;胡意;李蔚;潘建偉 | 申請(專利權)人: | 中國科學技術大學 |
| 主分類號: | G06F11/24 | 分類號: | G06F11/24;G06F11/22;G06F13/42;G06F13/40 |
| 代理公司: | 中科專利商標代理有限責任公司 11021 | 代理人: | 任巖 |
| 地址: | 230026 安*** | 國省代碼: | 安徽;34 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 自動 菊花 jtag 背板 測試 總線 電路 | ||
1.基于自動菊花鏈的單環JTAG背板測試總線電路,包括:背板,背板上設置的多個板槽,每個板槽配備有自動菊花鏈電路;
所述每個板槽均包含標準的TCK、TMS、TDI、TDO四線JTAG測試總線接口,用于對插到該板槽的插板進行JTAG測試,第一板槽用于接入JTAG控制器,依次將其它板槽的JTAG測試總線接口串在一起,最后又連回第一板槽,形成一個單環的JTAG鏈路;
所述自動菊花鏈電路在正常情況下將其所對應板槽的TCK、TMS、TDO信號進行驅動緩沖后,分別送給相鄰的下一個板槽的TCK、TMS、TDI引腳;
所述自動菊花鏈電路檢測到未插插板或者所插插板不兼容JTAG時,將其所對應板槽的TCK、TMS、TDI信號進行驅動緩沖后,分別送給相鄰的下一個板槽的TCK、TMS、TDI引腳,該板槽的JTAG接口被旁路,以保持JTAG鏈路的連通性;
最后一個板槽的TCK和TMS信號不連回第一板槽;
其中,所述自動菊花鏈電路包括無效電平檢測模塊、手動旁路模塊和選擇模塊;
每個板槽的TDO信號作為第一電平信號輸入所述無效電平檢測模塊的輸入端,無效電平檢測模塊檢測第一電平信號,輸出第二電平信號;
當有插板插入板槽時,TDO信號被所述插板上的低阻信號源驅動,第一電平信號為有效邏輯電平,第二電平信號為低電平;當沒有插板插入所述板槽時,TDO信號被懸空,第一電平信號被無效電平檢測模塊的輸入端偏置在無效邏輯電平,第二電平信號為高電平;
所述手動旁路模塊接收第二電平信號并輸出第三電平信號,當按鍵或者跳線帽為手動旁路狀態時,第三電平信號為高電平;當按鍵或者跳線帽為自動旁路狀態時,第三電平信號與第二電平信號相等;
所述選擇模塊的控制端與所述第三電平信號相連;當第三電平信號為低電平時,將該自動菊花鏈電路所對應板槽的TCK、TMS、TDO信號進行驅動緩沖后,分別送給相鄰的下一個板槽的TCK、TMS、TDI引腳;當第三電平信號為高電平時,則將該自動菊花鏈所對應板槽的TCK、TMS、TDI信號進行驅動緩沖后,分別送給相鄰的下一個板槽的TCK、TMS、TDI引腳。
2.如權利要求1所述的單環JTAG背板測試總線電路,所述無效電平檢測模塊采用窗口比較器電路實現。
3.如權利要求2所述的單環JTAG背板測試總線電路,所述窗口比較器電路包括輸入分壓與偏置電路、雙比較器電路和輸出濾波電路;
所述輸入分壓與偏置電路包括基準電壓源、以及其輸出端依次串接的第一分壓電阻、第二分壓電阻、第三分壓電阻和第四分壓電阻;每個板槽的TDO信號接入第一分壓電阻與第二分壓電阻之間的節點;
所述雙比較器電路由兩個電壓比較器組成,分別工作在同相甄別和反相甄別模式,分別對第二分壓電阻和第三分壓電阻之間的第一節點電壓、及第三分壓電阻和第四分壓電阻之間的第二節點電壓進行甄別;同相甄別模式即被甄別的信號與電壓比較器的同相輸入端相連,而甄別閾值電平則連到反相輸入端,其中第一節點電壓作為被甄別的信號;反相甄別模式即被甄別的信號與電壓比較器的反相輸入端相連,而甄別閾值電平則連到同相輸入端,其中第二節點電壓作為被甄別的信號;兩個電壓比較器使用同樣的甄別閾值電平;
所述輸出濾波電路將所述雙比較器電路的兩路輸出進行相與操作,然后經過一個低通濾波器,形成所述第二電平信號;
所述低通濾波器的截止頻率小于TCK時鐘頻率的百分之一。
4.如權利要求3所述的單環JTAG背板測試總線電路,當TDO信號為3.3V?LVTTL或者3.3VLVCMOS電平時,所述的基準電壓源取5V,所述甄別閾值電平為400mV,所述第一、二、三、四分壓電阻的阻值比為20:5:3:2,阻值分別為20千歐姆、5千歐姆、3千歐姆和2千歐姆;
所述基準電壓源、甄別閾值電平和各分壓電阻的取值誤差在1%以內。
5.如權利要求3所述的單環JTAG背板測試總線電路,所述雙比較器電路是集成了內部參考電壓的TI公司的窗口比較器芯片TPS3700;
當所述雙比較器電路的輸出為漏極開路輸出時,所述輸出濾波電路由一個上拉電阻實現線與,并且增加一個到地的并聯電容實現低通濾波,上拉電阻和并聯電容分別是5千歐姆和0.1微法,精度高于20%。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學技術大學,未經中國科學技術大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201711135123.6/1.html,轉載請聲明來源鉆瓜專利網。





