[發(fā)明專利]一種圖像采集與顯示系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201711117028.3
• 申請(qǐng)日: 2017-11-13
• 公開(kāi)（公告）號(hào): CN107707897A
• 公開(kāi)（公告）日: 2018-02-16
• 發(fā)明（設(shè)計(jì)）人: 劉秋麗
• 申請(qǐng)（專利權(quán)）人: 陜西高華知本化工科技有限公司
• 主分類號(hào): H04N7/18
• 分類號(hào): H04N7/18;H04N5/232
• 代理公司: 西安億諾專利代理有限公司61220
• 代理人: 康凱

技術(shù)領(lǐng)域

本發(fā)明屬于電子技術(shù)領(lǐng)域，尤其涉及一種圖像采集與顯示系統(tǒng)。

背景技術(shù)

隨著科技的不斷進(jìn)步，越來(lái)越多的智能電子設(shè)備進(jìn)入到了人們的生活中，給人們的生活帶來(lái)了極大的方便，圖像采集設(shè)備在現(xiàn)代生活中的應(yīng)用也越來(lái)越多，人們?cè)趫D像處理領(lǐng)域取得了相當(dāng)多的成果，研究出了很多算法，在圖像的傳輸過(guò)程中，各種噪聲源的干擾和影響常常會(huì)使圖像的質(zhì)量變差。由于用一般的軟件實(shí)現(xiàn)的圖像預(yù)處理算法處理的數(shù)據(jù)量大，實(shí)現(xiàn)起來(lái)會(huì)比較慢，如果說(shuō)對(duì)于一些實(shí)時(shí)性要求比較高的系統(tǒng)，那么處理速度往往是要考慮的關(guān)鍵要素，因?yàn)橐坏?shí)時(shí)性達(dá)不到，因此不能第一時(shí)間記錄下信息。

發(fā)明內(nèi)容

本發(fā)明旨在解決上述問(wèn)題，提供一種圖像采集與顯示系統(tǒng)。

一種圖像采集與顯示系統(tǒng)，其特征在于包括控制器、存儲(chǔ)器、按鍵、圖像攝入電路、解碼電路、編碼電路和顯示器；其中存儲(chǔ)器與控制器相連接；按鍵與控制器相連接；圖像攝入電路與解碼電路相連接；顯示器與編碼電路相連接；解碼電路和編碼電路均通過(guò)總線與控制器相連接。

本發(fā)明所述的一種圖像采集與顯示系統(tǒng)，其特征在于所述控制器采用FPGA主控芯片。

本發(fā)明所述的一種圖像采集與顯示系統(tǒng)，其特征在于所述存儲(chǔ)器包括FLASH和SDRAM存儲(chǔ)器。

本發(fā)明所述的一種圖像采集與顯示系統(tǒng)，其特征在于所述總線采用I²C總線通信。

本發(fā)明所述的一種圖像采集與顯示系統(tǒng)，其特征在于所述解碼電路采用SAA7113解碼芯片。

本發(fā)明所述的一種圖像采集與顯示系統(tǒng)，其特征在于所述編碼電路采用SAA7121編碼芯片。

本發(fā)明所述的一種圖像采集與顯示系統(tǒng)，其特征在于所述圖像攝入電路采用CCD攝像頭。

本發(fā)明所述的一種圖像采集與顯示系統(tǒng)，通過(guò)智能化的控制芯片對(duì)攝像頭送來(lái)的視頻數(shù)據(jù)進(jìn)行采集，并采用專用視頻解碼芯片將模擬視頻轉(zhuǎn)化成數(shù)字視頻，使得本系統(tǒng)具有了極大的靈活性，本發(fā)明所述的圖像采集與顯示系統(tǒng)，結(jié)構(gòu)簡(jiǎn)單，便于操作，易于大范圍推廣。

附圖說(shuō)明

圖1為本發(fā)明所述圖像采集與顯示系統(tǒng)結(jié)構(gòu)示意框圖。

具體實(shí)施方式

一種圖像采集與顯示系統(tǒng)，包括控制器、存儲(chǔ)器、按鍵、圖像攝入電路、解碼電路、編碼電路和顯示器；如圖1所示存儲(chǔ)器與控制器相連接；按鍵與控制器相連接；圖像攝入電路與解碼電路相連接；顯示器與編碼電路相連接；解碼電路和編碼電路均通過(guò)總線與控制器相連接。

本發(fā)明所述的一種圖像采集與顯示系統(tǒng)，所述控制器采用FPGA主控芯片。所述存儲(chǔ)器包括FLASH和SDRAM存儲(chǔ)器。所述總線采用I²C總線通信。所述解碼電路采用SAA7113解碼芯片，SAA7113主要由模擬轉(zhuǎn)換電路、亮度信號(hào)電路、色度信號(hào)電路、同步電路、輸出信號(hào)格式、總線控制及時(shí)鐘生成等組成。AI11、AI12、AI21、AI22 為四路模擬輸入通道，AOUT為模擬測(cè)試輸出通道，VPO0~VPO7為解碼輸出通道，這些通道的選擇及格式配置都通過(guò)I²C總線來(lái)完成的。另外，SDA 為I²C 總線的數(shù)據(jù)輸入/輸出端，SCL 為串行時(shí)鐘輸入端，LLC 為行鎖定系統(tǒng)時(shí)鐘頻率輸出信號(hào)，頻率為27 MHz，XTALI、XIAL 是外部晶振連接端，TDO/TDI為邊界掃描測(cè)試數(shù)據(jù)的輸出/輸入端，TCK、TMS 為邊界掃描的時(shí)鐘和測(cè)試模式輸入端。所述編碼電路采用SAA7121編碼芯片，可以將數(shù)字的YUV 數(shù)字編碼為PAL或者NTSC制式的CVBS輸出或者S端子輸出的模擬視頻信號(hào)，單一的3.3 V供電，可通過(guò)I²C接口對(duì)芯片內(nèi)部電路進(jìn)行控制。該芯片內(nèi)有三個(gè)片內(nèi)10位視頻D/A 轉(zhuǎn)換器分別對(duì)應(yīng)Y，C 和CVBS，兩倍過(guò)采樣。通過(guò)I²C總線協(xié)議對(duì)SAA7121的各個(gè)控制寄存器進(jìn)行配置就可使其滿足系統(tǒng)要求，芯片的最大特點(diǎn)也是在于僅需一個(gè)24.576 MHz 的晶振就可以滿足所有視頻標(biāo)準(zhǔn)的應(yīng)用。SAA7121 芯片主要由I2C 總線控制單元、數(shù)據(jù)管理單元、編碼單元、同步時(shí)鐘單元和D/A 轉(zhuǎn)換器組成。主要通過(guò)I²C總線對(duì)芯片的內(nèi)部寄存器進(jìn)行設(shè)置，也就是完成對(duì)芯片的工作屬性的設(shè)置。輸出數(shù)據(jù)的格式有兩種：復(fù)合視頻輸入信號(hào)或分離視頻信號(hào)，輸出的制式可以為NTSC制式或PAL制式，支持隔行掃描和連續(xù)掃描方式，并具有Y、C和CVBS三個(gè)信號(hào)的數(shù)/模轉(zhuǎn)換器。SAA7121主要由數(shù)據(jù)管理模塊，總線接口模塊，編碼模塊，D/A 模塊組成。MP0~MP7是MPEG 端口，輸入CCIR.656的Cb-Y-Cr的編碼數(shù)據(jù)；RCV1為柵控制端，輸入或輸出各種類型的信號(hào)；LLC 為線性鎖定時(shí)鐘，為芯片提供27 MHz的主頻；CVBS為模擬CVBS信號(hào)輸出，C為模擬色度信號(hào)輸出，Y為模擬亮度輸出。SAA7121通過(guò)設(shè)置內(nèi)部寄存器，對(duì)其進(jìn)行初始化。所述圖像攝入電路采用CCD攝像頭。對(duì)攝像頭送來(lái)的視頻數(shù)據(jù)進(jìn)行采集，并采用專用視頻解碼芯片將模擬視頻轉(zhuǎn)化成數(shù)字視頻；將采集進(jìn)來(lái)的數(shù)據(jù)存儲(chǔ)到內(nèi)嵌的SDRAM 中；采用專用視頻編碼芯片將數(shù)字視頻信號(hào)轉(zhuǎn)換為模擬信號(hào)送顯示器輸出。FPGA 管理單元通過(guò)I²C總線對(duì)SAA7113H解碼芯片進(jìn)行初始化；CCD攝像頭輸出的PAL制式模擬視頻輸入SAA7113H解碼模塊。FPGA 將解碼后的圖像通過(guò)輸入緩沖FIFO存放到外部SRAM；再用SDRAM 進(jìn)行奇偶場(chǎng)的合并，滿一幀后圖像進(jìn)入FPGA進(jìn)行內(nèi)部圖像處理，經(jīng)輸出緩沖進(jìn)入SAA7121 編碼模塊轉(zhuǎn)換為模擬視頻輸出。通過(guò)按鍵的選擇可控制使其輸出圖像亮度增強(qiáng)及字符疊加。