[發明專利]光刻圖案化方法

有效

• 申請號: 201711115745.2
• 申請日: 2017-11-13
• 公開（公告）號: CN108121160B
• 公開（公告）日: 2023-02-28
• 發明（設計）人: 劉朕與;張慶裕;林進祥
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G03F7/11
• 分類號: G03F7/11;G03F7/09
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 馮志云;王芝艷

本公開實施例提供光刻圖案化方法，包括涂布底層于基板上，其中底層包含富碳材料；形成中間層于底層上，其中中間層的硅濃度大于42重量％；涂布光敏層于中間層上；對光敏層進行曝光工藝；以及顯影光敏層以形成圖案化的光敏層。

技術領域

本公開實施例涉及半導體裝置的制作方法，更特別涉及光刻中的三層光致抗蝕劑組成與采用其的方法。

背景技術

半導體集成電路產業已經歷指數成長。集成電路材料與設計的技術進步，使每一代的集成電路均比前一代的集成電路具有更小且更復雜的電路。在集成電路的演進中，功能密度(如單位芯片面積的內連線裝置數目)通常隨著幾何尺寸(如最小構件或線路)縮小而增加。工藝尺寸縮小通常有利于增加產能并降低相關成本。上述工藝尺寸縮小亦會增加集成電路的工藝復雜性。舉例來說，可采用三層光致抗蝕劑用于光刻圖案化。然而三層光致抗蝕劑需調整以符合多種需求如光學折射率與吸收度，但上述調整可能造成圖案化步驟的蝕刻選擇性不足。如此一來，目前亟需改善此領域中的光致抗蝕劑與采用其的方法。

發明內容

本公開一實施例提供的光刻圖案化方法，包括涂布底層于基板上，其中底層包括富碳材料；形成中間層于底層上，其中中間層的硅濃度大于42重量％；涂布光敏層于中間層上；對光敏層進行曝光工藝；以及顯影光敏層以形成圖案化光敏層。

附圖說明

圖1是一些實施例中，光刻圖案化方法的流程圖。

圖2A、圖2B、圖2C、圖2D、圖2E、與圖2F是一些實施例中，半導體結構于多種制作階段中的剖視圖。

圖3是一些實施例中，底層中的化學結構。

圖4是一些例子中，多種化學結構。

圖5A與圖5B是一些實施例中，中間材料溶液中的交聯劑其化學結構。

圖5C是一些實施例中，中間材料溶液中的線型聚合物其化學結構。

圖6是一些實施例中，聚合物的分子內反應與分子間反應。

圖7是一些實施例中，中間層的化學結構。

附圖標記說明：

100 方法

102、104、106、108、110、112、114 步驟

104-1 第一步驟

104-2 第二步驟

104-2-1 第一子步驟

104-2-2 第二子步驟

104-2-3 第三子步驟

104-2-4 第四子步驟

104-3 第三步驟

200 半導體結構

202 基板

204 底層

204’ 圖案化底層

206 中間層

206’ 圖案化中間層

208 光敏層

208’ 圖案化光敏層

208a 曝光部分

208b 未曝光部分

402、404、406、502、504、506 化學結構

408 第四鍵結

602、604、608、612 聚合物