[發明專利]應變GeSnPMOS器件及其制備方法

在審

• 申請號: 201711112534.3
• 申請日: 2017-02-10
• 公開（公告）號: CN107818977A
• 公開（公告）日: 2018-03-20
• 發明（設計）人: 張潔;宋建軍;任遠;胡輝勇;宣榮喜;舒斌;張鶴鳴
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/8249
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙)61230
• 代理人: 劉長春

技術領域

本發明涉及集成電路技術領域，特別涉及一種應變GeSn PMOS器件及其制備方法。

背景技術

計算機(computer)俗稱電腦，是一種用于高速計算的電子計算機器，可以進行數值計算，又可以進行邏輯計算，還具有存儲記憶功能。是能夠按照程序運行，自動、高速處理海量數據的現代化智能電子設備。由硬件系統和軟件系統所組成，沒有安裝任何軟件的計算機稱為裸機。可分為超級計算機、工業控制計算機、網絡計算機、個人計算機、嵌入式計算機五類，較先進的計算機有生物計算機、光子計算機、量子計算機等。

計算機很多組件均由集成電路組成，而集成電路又是由最底層的如MOS器件等半導體器件組成。而隨著MOS器件特征尺寸的不斷縮小，制造工藝的復雜程度也在不斷增加，相應地實現大批量生產的設備投資規模也越來越大。通過改進器件結構、工藝、或采用新材料，提高溝道內載流子的遷移率，按已有的特征尺寸，利用已有的生產設備條件加工MOS器件，不但達到提高器件性能的目的，還可延長已有生產線的使用壽命。因此，開發高遷移率溝道的MOS器件，對提高器件與集成電路的性能，促進微電子學和集成電路技術的長遠發展具有十分重要的應用價值和意義。

隨著集成電路技術的發展，以硅CMOS為基礎的集成電路沿著“摩爾定律”提供的途徑，向更小尺寸的方向發展，對于器件性能和工作速度的要求也越來越高。但是，目前的特征尺寸已接近Si材料的極限，通過縮小器件特征尺寸來提高芯片工作速度、增加集成度以及降低成本變得非常困難。納米加工工藝成本的增加，短溝道效應降低了柵控能力，以及Si材料本身遷移率的限制等因素否定了繼續縮小器件尺寸的可能。傳統CMOS技術已經難以維持摩爾定律的繼續發展，采用新的器件技術已經成為必然趨勢。為解決芯片高性能和超低功耗的矛盾，引入新型的高遷移率材料是當前大規模集成電路研究的關鍵解決方案。

發明內容

因此，為解決現有技術存在的技術缺陷和不足，本發明提出一種應變GeSn PMOS器件及其制備方法。

本發明的一個實施例提出的一種應變GeSn PMOS器件的制備方法，包括：

S101、選取單晶Si襯底；

S102、在275℃～325℃溫度下，利用CVD工藝在所述單晶Si襯底上生長40～50nm的第一Ge 籽晶層；

S103、在500℃～600℃溫度下，利用CVD工藝在在所述第一Ge籽晶層表面生長150～250nm 的第二Ge主體層；

S103、利用CVD工藝在所述第二Ge主體層表面上淀積150nm SiO₂層；

S104、將包括所述單晶Si襯底、所述第一Ge籽晶層、所述第二Ge主體層及所述SiO₂層的整個襯底材料加熱至700℃，連續采用激光工藝晶化所述整個襯底材料，其中，激光波長為808nm，激光光斑尺寸10mm×1mm，激光功率為1.5kW/cm²，激光移動速度為25mm/s；

S105、自然冷卻所述整個襯底材料；

S106、利用干法刻蝕工藝刻蝕所述SiO₂層，形成Ge/Si虛襯底材料；

S107、在350℃溫度下，在所述Ge/Si虛襯底材料表面利用減壓CVD工藝生長厚度為20nm的應變GeSn材料；

S108、在溫度為400～500℃下，在所述應變GeSn材料表面注入P離子，注入時間為200s，形成N型應變GeSn材料；

S109、在370℃溫度下，采用原位Si₂H₆表面鈍化技術對所述N型應變GeSn材料進行表面鈍化；

S110、在250℃溫度下，利用原子層淀積工藝淀積厚度為4nm的HfO₂材料；

S111、在所述HfO₂材料表面利用反應性濺射系統淀積工藝淀積TaN材料；

S112、利用氯基等離子體刻蝕工藝蝕刻所述TaN材料及所述HfO₂材料形成柵極區。

S113、采用自對準工藝，在整體襯底表面異于所述柵極區的區域注入BF₂⁺形成源漏區；

S114、利用電子束蒸發工藝在整個襯底表面淀積厚度為10nm的Ni材料；

S115、采用濃度為96％的濃硫酸利用選擇性濕法工藝去除部分Ni材料，最終形成所述應變GeSn PMOS器件。