[發明專利]半導體CMOS器件的制作方法

在審

• 申請號: 201711110992.3
• 申請日: 2017-11-09
• 公開（公告）號: CN107910298A
• 公開（公告）日: 2018-04-13
• 發明（設計）人: 徐秋霞;許高博;陶桂龍;李俊峰;陳大鵬;葉甜春
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 任巖

1.一種半導體CMOS器件的制作方法，包括：

在襯底上形成由淺溝槽隔離區分隔開的N型MOSFET和P型MOSFET的一部分，包括：位于襯底中的源/漏區、在襯底上方位于源/漏區之間的假柵疊層、以及圍繞假柵疊層的柵極側墻；

去除N型MOSFET和P型MOSFET中假柵疊層以在柵極側墻內側形成各自的柵極開口，使襯底的表面露出；

在N型MOSFET和P型MOSFET各自的柵極開口處依次形成界面氧化物層、高K柵介質層和第一金屬柵層；

分別對N型MOSFET和P型MOSFET中的一個進行掩蔽，對另一個利用各向同性的等離子體摻雜在第一金屬柵層中摻雜離子，并控制等離子體的能量，使得摻雜離子僅僅分布在第一金屬柵層中，并根據期望的閾值電壓控制離子注入的劑量；

在摻雜后的第一金屬柵層上形成第二金屬柵層以填充柵極開口；以及

進行退火處理使摻雜離子擴散并聚積在高K柵介質層與第一金屬柵層之間的上界面處以及高K柵介質層與界面氧化物層之間的下界面處，并且在該上界面處、下界面處通過界面反應均形成電偶極子。

2.根據權利要求1所述的制作方法，其中，所述等離子體摻雜的能量介于0.1keV-20keV之間。

3.根據權利要求1所述的制作方法，其中，所述離子注入的劑量介于1E13-5E15cm^-2之間。

4.根據權利要求1所述的制作方法，其中：

所述N型MOSFET的摻雜離子為N型摻雜劑，該N型摻雜劑為能夠減小有效功函數的摻雜劑；

所述P型MOSFET的摻雜離子為P型摻雜劑，該P型摻雜劑為能夠增加有效功函數的摻雜劑。

5.根據權利要求4所述的制作方法，其中：

所述N型摻雜劑包括：磷和砷的氫化物、氟化物，為如下材料中的一種或其組合：磷烷，砷烷，五氟化磷，三氟化磷，五氟化砷或三氟化砷；和/或

所述P型摻雜劑包括：硼的氫化物、氟化物或氯化物，為如下材料中的一種或其組合：B₂H₆、B₄H₁₀、B₆H₁₀、B₁₀H₁₄、B₁₈H2₂、BF₃或BCl₃。

6.根據權利要求1所述的制作方法，其中：

所述高K柵介質層的材料為如下材料的一種或其組合：ZrO₂、ZrON、ZrSiON、HfZrO、HfZrON、HfON、HfO₂、HfAlO、HfAlON、HfSiO、HfSiON、HfLaO或HfLaON；和/或

所述第一金屬柵層的材料為如下材料中的一種或其組合：TiN、TaN、MoN、WN、TaC或TaCN；和/或

所述第二金屬柵層包括多層金屬材料，其中緊靠第一金屬柵層的金屬材料選擇吸氧性能好的金屬，包括：Ti，TiAl，Ta中的至少一種；然后是勢壘阻擋層金屬，包括：TiN，TaN，Ta，MoN，AlN或WN中的一種或兩種；最后是填充金屬，包括：W，Al，TiAl或Mo中的一種或兩種。

7.根據權利要求1所述的制作方法，其中：

所述高K柵介質層的厚度介于1.5nm-5nm之間；和/或

所述第一金屬柵層的厚度介于1nm-10nm之間。

8.根據權利要求1所述的制作方法，其中，所述進行退火處理使摻雜離子擴散的條件為：退火溫度為350℃-450℃，退火時間為20min-90min。

9.根據權利要求1所述的制作方法，其中，所述N型MOSFET和P型MOSFET的一部分還包括：硅化區，形成于各自的源/漏區的表面；以及層間介質層，覆蓋在各自的源/漏區的上方、柵極側墻外表面周圍以及假柵疊層的上方；所述假柵疊層包括：假柵介質和假柵導體，并且利用化學機械拋光平坦化層間介質層的表面并暴露假柵導體的頂部表面。

10.根據權利要求1至9任一項所述的制作方法，其中，在形成高K柵介質層之后，在形成第一金屬柵層之前還包括如下步驟：在完成高K柵介質層的制作后進行退火處理，以改善高K柵介質層的質量。