[發(fā)明專利]半導(dǎo)體器件及其形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201711104705.8
• 申請(qǐng)日: 2017-11-10
• 公開(kāi)（公告）號(hào): CN109786457B
• 公開(kāi)（公告）日: 2021-11-12
• 發(fā)明（設(shè)計(jì)）人: 周飛
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路新技術(shù)研發(fā)(上海)有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L21/336
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 徐文欣;吳敏

一種半導(dǎo)體器件及其形成方法，方法包括：提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域；所述第一區(qū)域具有第一鰭部，第二區(qū)域具有第二鰭部；采用外延工藝在所述第一鰭部表面形成第一摻雜層，所述第一摻雜層內(nèi)有第一摻雜離子；進(jìn)行第一退火處理，使所述第一摻雜層中的摻雜離子擴(kuò)散進(jìn)入第一鰭部；采用沉積工藝在所述第二鰭部表面形成第二摻雜層，所述第二摻雜層內(nèi)有第二摻雜離子；進(jìn)行第二退火處理，使所述第二摻雜層中的摻雜離子擴(kuò)散進(jìn)入第二鰭部。所述半導(dǎo)體器件的形成方法中通過(guò)外延摻雜工藝和固態(tài)源摻雜工藝相結(jié)合形成不同的摻雜層，減小了對(duì)隔離層的損耗，通過(guò)擴(kuò)散實(shí)現(xiàn)對(duì)鰭部的摻雜，減少了對(duì)鰭部的損傷，改善了半導(dǎo)體器件的性能。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件及其形成方法。

背景技術(shù)

隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件朝著更高的元件密度，以及更高的集成度的方向發(fā)展。器件作為最基本的半導(dǎo)體器件，目前正被廣泛應(yīng)用，傳統(tǒng)的平面器件對(duì)溝道電流的控制能力變?nèi)酰a(chǎn)生短溝道效應(yīng)而導(dǎo)致漏電流，最終影響半導(dǎo)體器件的電學(xué)性能。

為了克服器件的短溝道效應(yīng)，抑制漏電流，現(xiàn)有技術(shù)提出了鰭式場(chǎng)效應(yīng)晶體管(Fin FET)，鰭式場(chǎng)效應(yīng)晶體管是一種常見(jiàn)的多柵器件，鰭式場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)包括：位于半導(dǎo)體襯底表面的鰭部和隔離層，所述隔離層覆蓋部分所述鰭部的側(cè)壁，且隔離層表面低于鰭部頂部；位于隔離層表面，以及鰭部的頂部和側(cè)壁表面的柵極結(jié)構(gòu)；位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部?jī)?nèi)的源區(qū)和漏區(qū)。

閾值電壓(Vt)和驅(qū)動(dòng)電流(Id)是器件的兩個(gè)重要的電參數(shù)，也是在制造工藝中的重要控制參數(shù)。不同的核心電路(Core)和輸入/輸出電路(IO)具有不同的 Vt和Id性能需求，因此控制器件的閾值電壓尤為重要。

然而，現(xiàn)有的半導(dǎo)體器件的形成方法容易影響所形成半導(dǎo)體器件的閾值電壓，從而使所形成的半導(dǎo)體器件性能較差。

發(fā)明內(nèi)容

本發(fā)明解決的技術(shù)問(wèn)題是提供一種半導(dǎo)體器件及其形成方法，能夠優(yōu)化半導(dǎo)體器件閾值電壓的穩(wěn)定性，提高半導(dǎo)體器件的電學(xué)性能。

為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，其特征在于，包括：提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域；所述第一區(qū)域具有第一鰭部，第二區(qū)域具有第二鰭部；采用外延工藝在所述第一鰭部表面形成第一摻雜層，所述第一摻雜層內(nèi)有第一摻雜離子；進(jìn)行第一退火處理，使所述第一摻雜層中的摻雜離子擴(kuò)散進(jìn)入第一鰭部；采用沉積工藝在所述第二鰭部表面形成第二摻雜層，所述第二摻雜層內(nèi)有第二摻雜離子；進(jìn)行第二退火處理，使所述第二摻雜層中的摻雜離子擴(kuò)散進(jìn)入第二鰭部。

可選的，在第一退火和第二退火之后，去除所述第一摻雜層和第二摻雜層。

可選的，所述第一摻雜離子和第二摻雜離子為閾值電壓調(diào)節(jié)離子。

可選的，形成所述第一摻雜層的工藝包括外延生長(zhǎng)工藝；在第一摻雜層內(nèi)摻雜第一摻雜離子的工藝為原位摻雜工藝。

可選的，形成所述第二摻雜層的工藝包括化學(xué)氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝；在第二摻雜層內(nèi)摻雜第二摻雜離子的工藝為原位摻雜工藝。

可選的，當(dāng)所述第一區(qū)域用于形成P型器件，第二區(qū)域形成N型器件時(shí)，所述第一鰭部的材料包括：硅、鍺或硅鍺；所述第一摻雜層的材料包括硅、硅鍺；所述第一摻雜離子包括磷離子；所述第二鰭部的材料包括：硅、砷化鎵或銦鎵砷；所述第二摻雜層的材料包括氧化硅、氮化硅；所述第二摻雜離子為包括硼離子。

可選的，當(dāng)所述第一區(qū)域用于形成N型器件時(shí)，第二區(qū)域形成P型器件時(shí)，所述第一鰭部的材料包括：硅、砷化鎵或銦鎵砷；所述第一摻雜離子包括硼離子；所述第二鰭部的材料包括：硅、鍺或硅鍺；所述第二摻雜層的材料包括氧化硅、氮化硅；所述第二摻雜離子包括磷離子。

可選的，在形成第一摻雜層之后，形成第二摻雜層。