[發明專利]記憶體控制器

有效

• 申請號: 201711104211.X
• 申請日: 2017-11-10
• 公開（公告）號: CN109785872B
• 公開（公告）日: 2020-10-09
• 發明（設計）人: 王世宏;黃勝國;周格至;王文山
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: G11C5/02
• 分類號: G11C5/02
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種記憶體控制器，用來調整一輸出端的阻抗匹配，并透過該輸出端輸出控制一記憶體的一控制訊號，該記憶體控制器包含：

一第一驅動及阻抗匹配電路，耦接于一第一電壓與該輸出端之間，其中，該第一驅動及阻抗匹配電路包含一第一驅動電路和一第一阻抗匹配電路，該第一驅動電路不具有輸出至該第一阻抗匹配電路的控制信號；

一第二驅動及阻抗匹配電路，耦接于一第二電壓與該輸出端之間，其中，該第二電壓不等于該第一電壓，該第二驅動及阻抗匹配電路包含一第二驅動電路和一第二阻抗匹配電路，該第二驅動電路不具有輸出至該第二阻抗匹配電路的控制信號；以及

一邏輯電路，耦接于該第一驅動及阻抗匹配電路及該第二驅動及阻抗匹配電路，用來設定該第一驅動及阻抗匹配電路的一第一阻抗及一第一驅動能力、設定該第二驅動及阻抗匹配電路的一第二阻抗及一第二驅動能力，以及致能該第一驅動及阻抗匹配電路以使該控制訊號具有一第一準位或致能該第二驅動及阻抗匹配電路以使該控制訊號具有不同于該第一準位的一第二準位；

其中，所述邏輯電路具有分別控制該第一驅動電路、該第一阻抗匹配電路、該第二驅動電路、該第二阻抗匹配電路的對應于該記憶體的設定訊號的和存取訊號的控制值。

2.根據權利要求1所述的記憶體控制器，其中，

該第一驅動電路耦接于該第一電壓及該輸出端之間；

該第一阻抗匹配電路耦接于該第一電壓及該輸出端之間；

該第二驅動電路耦接于該第二電壓及該輸出端之間；

該第二阻抗匹配電路耦接于該第二電壓及該輸出端之間；

其中，該邏輯電路不同時致能該第一驅動電路及該第二驅動電路。

3.根據權利要求2所述的記憶體控制器，其中，該第一阻抗匹配電路的阻抗實質上等于該第二阻抗匹配電路的阻抗。

4.根據權利要求2所述的記憶體控制器，其中，該第一阻抗匹配電路包含復數個第一電晶體，該第二阻抗匹配電路包含復數個第二電晶體，該邏輯電路是控制該些第一電晶體的并聯個數以調整該第一阻抗匹配電路的阻抗，以及該邏輯電路是控制該些第二電晶體的并聯個數以調整該第二阻抗匹配電路的阻抗。

5.根據權利要求2所述的記憶體控制器，其中，該邏輯電路更包含：

一暫存器，儲存有復數個所述控制值；

其中，該邏輯電路是依據該些控制值的一第一部分控制該第一驅動電路的驅動能力及該第二驅動電路的驅動能力，以及依據該些控制值的一第二部分控制該第一阻抗匹配電路的阻抗及該第二阻抗匹配電路的阻抗。

6.根據權利要求1所述的記憶體控制器，其中，該控制訊號是為該記憶體的一位址命令。

7.一種記憶體控制器，用來調整一輸出端的阻抗匹配，并透過該輸出端輸出控制一記憶體的一控制訊號，該記憶體控制器包含：

一第一驅動電路，耦接于一第一電壓與該輸出端之間；

一第二驅動電路，耦接于一第二電壓與該輸出端之間，其中，該第二電壓不等于該第一電壓；

一阻抗匹配電路，耦接于該第一電壓與該輸出端之間或耦接于該第二電壓與該輸出端之間；以及

一邏輯電路，耦接于該第一驅動電路、該第二驅動電路及該阻抗匹配電路，用來設定該第一驅動電路的一第一驅動能力、該第二驅動電路的一第二驅動能力、及該阻抗匹配電路的阻抗，以及致能該第一驅動電路以使該控制訊號具有一第一準位或致能該第二驅動電路以使該控制訊號具有不同于該第一準位的一第二準位。

8.根據權利要求7所述的記憶體控制器，其中，該邏輯電路不同時致能該第一驅動電路及該第二驅動電路。

9.根據權利要求7所述的記憶體控制器，其中，該阻抗匹配電路是為一第一阻抗匹配電路，且該第一阻抗匹配電路耦接于該第一電壓與該輸出端之間，該記憶體控制器更包含：

一第二阻抗匹配電路，耦接于該第二電壓與該輸出端之間；

其中，該第一阻抗匹配電路的阻抗實質上等于該第二阻抗匹配電路的阻抗。

10.根據權利要求7所述的記憶體控制器，其中，該阻抗匹配電路包含復數個電晶體，該邏輯電路是控制該些電晶體的并聯個數以調整該阻抗匹配電路的阻抗。