[發明專利]虛擬時反被動測向算法的FPGA實現方法

在審

• 申請號: 201711101686.3
• 申請日: 2017-11-10
• 公開（公告）號: CN107862289A
• 公開（公告）日: 2018-03-30
• 發明（設計）人: 付永慶;于智欣;谷廣宇;郭勝男;田金龍
• 申請（專利權）人: 哈爾濱工程大學
• 主分類號: G06K9/00
• 分類號: G06K9/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種虛擬時反被動測向算法的FPGA實現方法，其特征是：由A/D采集模塊、DDR3數據傳遞模塊、虛擬時反被動測向并行算法的FPGA實現模塊、上位機組成虛擬時反被動測向系統，A/D采集模塊采集一段待測的盲信號存入DDR3數據傳遞模塊中，對所采集的盲信號進行頻譜分析后，將與之對應的時延補償點數據也存在DDR3數據傳遞模塊中，通過尋址方式將DDR3數據傳遞模塊的數據寫入虛擬時反被動測向并行算法的FPGA實現模塊進行時延補償使信號波形對齊，將對齊的N通道天線陣元信號累加求和、取絕對值運算獲得能量值，把運算結果存入DDR3數據傳遞模塊再上傳至上位機進行能量最大值搜索，找到的最大能量值所對應的位置即為信源所在方向。

2.根據權利要求1所述的虛擬時反被動測向算法的FPGA實現方法，其特征是A/D采集模塊采集一段待測的盲信號存入DDR3數據傳遞模塊中具體為：A/D采集模塊采集N通道的信源信號數據，通過DMA方式將采集的數據即N通道信號存入DDR3數據傳遞模塊中已分配好的區域，數據點數N_S的計算公式為：

N_S＝N×T×F

其中，N為通道數，T為采樣時長，F采樣頻率。

3.根據權利要求2所述的虛擬時反被動測向算法的FPGA實現方法，其特征是：N通道的信源信號來自天線陣，所述天線陣陣心與坐標系原點重合，天線陣元均勻布放，陣半徑為r₀，信源S(t)的空間位置為(X_S,Y_S,Z_S)，信源與坐標系原點的距離為d，信源在XOY平面上的投影S′(t)的空間位置為(X_S,Y_S,0)，投影點的方位角即為信源的方位角，信源的方位角和俯仰角分別用θ和表示，信源坐標與方位角和俯仰角的關系為：

因為陣元是均勻分布的，所以第k個陣元的坐標表示為：

4.根據權利要求3所述的虛擬時反被動測向算法的FPGA實現方法，其特征是：上位機中存有預先算出的時延補償表文件，將測頻結果傳給上位機，上位機將從時延補償表文件中取出與測頻結果對應的時延補償表，并通過PCIE傳送至DDR3中已分配好的區域內，補償點數據個數N_D為：

式中，N_D由方位補償點和俯仰補償點共同組合。

5.根據權利要求4所述的虛擬時反被動測向算法的FPGA實現方法，其特征是：把DDR3中的數據，通過DMA控制，取入虛擬時反被動測向并行算法的FPGA實現模塊中，通過該模塊的運算獲得方位掃描點和俯仰掃描點的能量值。

6.根據權利要求5所述的虛擬時反被動測向算法的FPGA實現方法，其特征是虛擬時反被動測向并行算法的FPGA實現模塊，具體包括：Din是DDR3的數據輸出端口，與FIFO_DELAY模塊的輸入端Din_delay及N個通道的MUX二選一多路選擇器的IN0端相連；FIFO_DELAY模塊的輸出端Dout_delay與雙端口RAM的輸入端dina相連，雙端口RAM的輸出端dinb與延遲控制模塊的CntN_M端相連；N個通道的MUX二選一多路選擇器的輸出端OUT1～OUTN分別與FIFO_data1～FIFO_dataN模塊的輸入端Din1～DinN相連；FIFO_data1～FIFO_dataN模塊的輸出端Dout1～DoutN分成兩路：第一路分別與N個通道的MUX二選一多路選擇器的IN1端相連，第二路分別與并行處理模塊的Din1_M～DinN_M端相連；延遲控制模塊的rstN_M端與并行處理模塊的Rd_enN_M端相連；并行處理模塊的輸出端RESULT_1～RESULT_M分別與加法器組1～加法器組M的Din1_add1～Din1_addM端相連；加法器組1～加法器組M的輸出端S₁～S_M端與求能量值模塊的Din_S₁～Din_S_M端相連，將求能量值模塊的E₁～E_M端按順序由dout端輸出，dout端與DDR3的數據輸入端口相連。